"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 321-340 / 384건

xilinx를 이용한 FPGA실습

14주차 과제FPGA 실습1. 설계 배경 및 목표• RoV-Lab 3000을 이용하여 FPGA를 실습한다. • RoV-Lab 3000의 사용법을 숙지하고 구조와 각 부분별 역할 ... 자가 push버튼을 누르게 되면 count가 하나씩 증가하도록 process문을 작성3. 설계 내용 및 방법2. LED 예제2(1) FPGA의 클럭에 따라 일정 시간 간격으로 LED에 켜진 ... 불이 오른쪽에서 왼쪽으로 이동하도록 설계FPGA_RSTB와 FPGA_CLK를 input port, LED를 output port로 entity 선언RESET기능과 clock

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초전자공학실험2실험날짜: 2008, 9, 121주차 기초전자공학실험21.Title기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로2.Name금요일 오전 ... 10조3.Abstract기본 논리 회로의 형태와 특성, 진리표에 대해 알고 카르노 맵 및 부울 대수의 공리 및 정리를 이용하여 회로를 간소화 시킬 수 있음을 증명한다.4 ... .Background1. 기본 논리함수의 종류1) NOT (부정회로)“1”이 입력되면 “0”이 출력되고, “0”이 입력되면 “1”이 출력되는 소자로서 일명 “Inverter”라고도 부르

Non-Ai HUMAN
| 리포트 | 40페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
종합설계 최종 보고서

에 덜 민감한 시스템에 많은 FPGA가 채용되고 있다. 또한 ASIC 수행 전에, 일단 FPGA로 회로를 구현하여 테스트를 하는 목적으로도 대부 분 FPGA를 사용하고 있 ... Programmable Logic Device)마. CPLD(Complex Programmable Logic Device)바. FPGA(Field Programmable Gate ... Array)4) FPGA(Field Programmable Gate Array)(1) FPGA란?(2) FPGA의 구조 및 종류가. Static RAM technology

Non-Ai HUMAN
| 리포트 | 26페이지 | 3,500원 | 등록일 2009.07.20

다운로드 장바구니
FPGA 보드를 이용한 Baseball, Up&Down게임

응용논리회로(Term Project)1.주제 : FPGA 보드를 이용한 Baseball, Up&Down게임2.Baseball 게임이란? : Baseball게임이란 상대방이 생각

Non-Ai HUMAN
| 리포트 | 26페이지 | 3,000원 | 등록일 2013.10.01

다운로드 장바구니
Shift Register & Division Circuit

으로 100카운터 마다 단 하나의 출력을 내보내고 다시 0으로 회귀하는 작동을 하였다. 즉 100의 입력에 하나를 출력하는 100분주 회로의 작동을 실행한 것이다.FPGA 실험 ... 보다 오른쪽으로 shift되어 나올 것을 직관적으로 알 수 있었다.Quartus 와 Pspice시뮬레이션 결과, FPGA보드 구현, 회로의 구성 후 오실로스코프로의 확인 모두 같 ... 씩 데이터를 시프트(Shift)하여 2진수의 곱셈이나 나눗셈을 하는 연산장치에서도 사용된다. 그리고 컴퓨터 또는 회로 내의 병렬 데이터를 단일 회선을 통해 전송하고 원래 데이터

Non-Ai HUMAN
| 리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
플립플롭 (Flip-Flop)

.AbstractFlip-Flop의 동작을 구현하여 실제 회로 기판 및 DE2 Board를 통해 동작을 확인하고. 순서 논리회로를 이해한다.4.Background1. 플립플롭(Flip-Flop)플립 ... 은 FPGA 보드와 실제 회로에서 Clock에 임의로 값을 반복해서 넣어 주면서 출력 값을 확인해 보면서 알 수 있었다. 즉 JK = 11일 때는 Clock이 0으로 변할 때 ... 의 입력을 묶어 하나의 T입력으로 바꾸어 사용하였다.Quartus 와 pspice시뮬레이션 결과, FPGA보드 구현, 회로의 구성 후 멀티미터로 측정한 결과를 토대로 각 실험 회로

Non-Ai HUMAN
| 리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
HDL에 대한 조사

이 포함된 반도체 소자이며 CPLD는 복합프로그래머블 논리 소자로 FPGA의 대체품이다. 회로도를 이용하여 설계할 경우에는, FPGA/CPLD를 만드는 회사에서 공급하는 툴을 사용 ... 에서 말하는 하드웨어란 논리 회로를 말하며, OP앰프나 트랜지스터 등을 취급하는 아날로그 회로는 아니다. 흔히 HDL이라고 줄여말하며 회로의 원하는 동작을 기술할 수 있고, 원하는 회로 ... /CPLD를 만드는 회사와 관계가 없이 설계가 가능하다.여기서 FPGA란 field programmable gate array의 약자로 프로그래머블 논리 요소와 프로그래머블 내부선

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2008.04.03 | 수정일 2017.03.21

다운로드 장바구니
충북대학교 전기전자공학 디지털실험 7장예비보고서

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목 적1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술 논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA(Field Programmable ... 회로를 Xilinx FPGA 칩으로 구현하여 동작을 검증 한다.원 리IC 기술의 발달에 의해 더 많은 소자가 단일 칩에 집적화됨에 따라 디지털 시스템은 더욱 복잡해지고 있어, 지금

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2008.02.18

다운로드 장바구니
VHDL를 이용한 계산기설계

과 목 : 논리회로설계실험과 제 명 : 계산기 설계담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 06. 04 ... 되는지를 설정하여 준다.③ DATA_GEN 모듈 설계- FPGA를 동작하기 위한 기본적인 clk과 reset를 포함한 각 switch에 해당하는 input, 출력하고자 하 ... 가 생기는 것을 고려하여 설계한다.④ LCD_DISPLAY 모듈 설계- LCD_TEST와 DATA_GEN을 통합하는 역할로써 실질적으로 FPGA 동작 input과 switch를 통해 들

Non-Ai HUMAN
| 리포트 | 23페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
임베디드 용어정리

(FPGA)와 프로그래머블 어레이 논리 (PAL)의 복합성과 구조적 특성을 지니고 있는 프로그래머블 논리 소자 (PLD)이다. 제조된 복합 프로그래머블 논리 소자의 블럭은 논리 ... 하며, 현장 프로그래머블 게이트 어레이는 일반적으로 수백만에서 수백만의 범위이다.어떤 제품은 논리가 결과의 합식보다 유연하도록 매크로셀 사이에 복합한 피드백 라인과 (내부 연산회로 같 ... on chip, SOC)는 하나의 집적회로에 집적된 컴퓨터나 전자 시스템 부품을 가리킨다. 디지털 신호, 아날로그 신호, 혼성 신호와 RF 기능등이 단일칩에 구현되어 있다. 일반

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2009.10.15

다운로드 장바구니
VHDL를 이용한 LCD 설계

과 목 : 논리회로설계실험과 제 명 : LCD담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 28 ... IntroductionLCD을 동작하기 위해 ISE를 통해 구조를 파악하여 설계한다.- KIT동작을 위해 최소한 6개 이상의 process문을 이용하여 설계한다.- FPGA_CLK, FPGA_RSTB ... - NTop-level Module Type 지정- New Source 생성entity LCD_TEST isPort ( FPGA_RSTB : in STD_LOGIC;FPGA_clk

Non-Ai HUMAN
| 리포트 | 16페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

의 검토를 수행한다.Map – 논리 회로에 대해 회로의 속도를 높이거나 사용된 게이트 수를 줄이기 위하여 다양한 최적화를 수행한다. 또한 구현하고자 하는 논리회로가 FPGA 내 ... Matrices)과 함께 FPGA를 구성하는 기본 block이다. 이것은 3개의 LUT(look up table), 2개의 플립플롭 그리고 성능향상을 위한 약간의 회로로 구성되어진다 ... heckC. Assign Package Pins 에서 pin 할당D. Synthesize – XST (논리소자 합성하기) 와 Implementatiom Design 수행E. Test

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
vhdl과 fpga kit을 이용한 디지털 계산기 설계

1. PurposeXilinx 소프트웨어를 이용하여 계산기의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 계산기능을 수행하는지 여부를 확인한다.2. Problem ... pin을 매칭시키고, Configure Device메뉴를 이용하여 FPGA킷에 프로그래밍 할 bit파일을 생성하게 된다. 강의안 및 교수님께서 올려주신 소스파일을 참고하여 설정 ... 을 한 후, 마지막 화면에서 Program Succeeded창이 뜨면 동작이 검증된 것이다.3. Sources & Results - FPGA킷과 연계* pin할당 캡쳐화면* 다른

Non-Ai HUMAN
| 리포트 | 10페이지 | 3,000원 | 등록일 2010.01.16

다운로드 장바구니
전가산기와 전감산기 실험8.hwp

. 4비트 2진 전가산기와 그의 보수를 이용한 4비트 2진 전감산기IC 7483은 MSI 4비트 2진 전가산기이다.{다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀 ... 실험 8. 전가산기와 전감산기1. 실험 목적전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다.2. 기본 이론전가산기와 전감산기는 3비트를 더하거나 뺄 수 있 ... 는 논리 블록이다. 이들 논리 블록은 가산과 감산을 위한 논리식에 따라 직접 실행할 수 있지만, 이것이 이들 연산을 실행하는 최선의 방법은 아니다. 합 S와 차 D의 논리식은 기본

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
논리회로 설계실험 농구전광판

의 entityentity BASKETBALL is --최상위 entitiy BASKEBALLPort ( FPGA_RSTB, FPGA_CLK : in STD_LOGIC; --클럭 공급 ... 포트 p12Buzzer : out STD_LOGIC --버저 포트 p21);end BASKETBALL;표 BASKETBALL모듈의 entity?포드 설명?클락 관련 포트FPGA ... _RSTB : in STD_LOGIC; (기능 리셋)FPGA_CLK : in STD_LOGIC; (클럭 공급)?LCD 관련 포트LCD_EN : out STD_LOGIC; (LCD

Non-Ai HUMAN
| 리포트 | 24페이지 | 2,000원 | 등록일 2009.07.10

다운로드 장바구니
PLD를 이용한 회로구성

음으로써 적의 합(sum of product)의 형식으로 된 조합논리함수를 구현 할 수 있다. PLD의 경우 프로그램에 의한 내부 회로를 구성하기 때문에 기존의 TTL을 사용하는 회로 ... 논리로 구성되어 있으나 GAL은 다시 프로그램 할 수 있고 또한 출력논리도 프로그램이 가능하다는 두 가지 점에서 PAL과 차이가 있다. 그림 9-1은 GAL16V8의 내부 회로 ... 생략). HYPERLINK "javascript:viewDetail(1)" 논리회로실험 /이기종/영남대학교출판부/2007/ HYPERLINK "javascript

Non-Ai HUMAN
| 리포트 | 5페이지 | 3,000원 | 등록일 2009.10.26

다운로드 장바구니
verilog를 이용한 spartan led 제어

하였다.고찰 및 실험 평가논리회로 수업의 이번학기 마지막 프로젝트를 진행하며, 그동안 이론적으로 내용을 배우고, 간단한 verilog실습을 하며 공부해 왔던 것을 총 정리해 사용할 수 있 ... 3E GUIDE - XILINX2. EMBEDDED DESIGN USING PROGRAMMABLE GATE ARRAYS - DENNIS SILAGE3. FPGA ... Prototyping Using Verilog Examples - Chu, Pong P4. Real XILINX FPGA World 8.1 - 김혁,박경윤,정명진5. Real World FPGA

Non-Ai HUMAN
| 리포트 | 17페이지 | 3,000원 | 등록일 2010.10.27

다운로드 장바구니
시프트 레지스터 및 링 카운터 실험10.hwp

)과 PR(preset) 단자들은 논리 1값을 갖게 하고, 직렬 데이터는 모두 0을 갖게 하시오.펄스 발생기를 단일 펄스가 발생되도록 세팅하시오(여기서는 단일펄스를 FPGA의 키패드 ... 면서 동시에 이 전단의 상태(데이타)를 받게된다. 그러므로 시프트 펄스가 들어오면 레지스터 내부의 데이터가 다른 위치로 시프트되게 된다.시프트 레지스터의 회로구성 방향을 바꾸 ... 된 입력과 전압측정 가능한 것4. 실험과정1. 시프트 레지스터그림 10-1의 회로를 Altera MAX_ plus program을 이용하여 구현하시오. 여기서 CRL (clear

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
FPGA를 이용한 신호등구현

되며, 전공정을 다 거쳐서 제조된다는 점에서 완전주문형 설계와 유사하다.? 표준 셀은 동작과 성능이 이미 입증된 디지털 논리 기능 혹은 아날로그 회로 기능이 소프트웨어 파일의 형태로 이름 ... 하는 순차 회로나 대용량이 필요한 곳에 적합한 것이기 때문에 서로 응용 분야에 따라 선택하여 적용하는 것이 좋다.바. FPGA(Field Programmable Gate Array ... 프한 학교 교육에서 이론적인 교육환경을 벗어나 이론에서 얻은 결과를 직접 눈으로 확인 할 수 있도록 하는 환경을 제공하기 위한 디지털 논리 회로 설계 실습 장비이다.? 산업 현장

Non-Ai HUMAN
| 리포트 | 52페이지 | 1,500원 | 등록일 2007.08.08

다운로드 장바구니
FPGA, Xilinx ISE 7.1i 로 주무르기

화와 논리 시뮬레이션 구현은 설계 작업에 있어 매우 중요한 역할이 되었다. 그 역할의 핵심에 HDL언어 기반의 FPGA가 있다. 이 논문에서는 FPGA를 이용하여 어떤 방식으로 회로 ... FPGA를 이용한 디지털 회로 설계 및 시뮬레이션이 정 규Digital circuit design and Simulation by FPGAjyung-kyu LeeKey Words ... design, simulations And before write to the FPGA board of process.개 요디지털 회로 설계의 복잡화와 방대화에 따라, 회로 설계의 자동

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2007.10.25

다운로드 장바구니

이전10개 11 12 13 14 15 161718 19 20 다음10개

파워링크

신청하기