"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 221-240 / 384건

디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과Schematic설계1 ... . [그림 3-14]와 같은 회로의 진리표를 [표 3-6]에 작성하라.[표 3-6] 기본 실습 논리회로의 진리표ABCF1F20

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
Combinational Logic Design ⅠArithmetic Logic and Comparator

Hypothesis of this Lab & Basis of the assumption가산기 : 두 개 이상의 수를 입력하여 이들의 합을 출력하는 논리 회로반 가산기두 개의 입력 비트 ... (A, B)를 더하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로Truth table전가산기두 개의 입력 비트와 자리올림의 입력비트(Carry IN: Ci)를 합하여 합 ... 과 자리올림(Carry out:Co)을 출력시키는 논리 회로반가산기의 입력에 자리 올림 입력 비트를 추가시킨 회로Truth table4비트 가산기 : 멀티 비트 가산기(Multi-Bit

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
전전컴설계실험2-7주차예비

(References)1.Introduction.(1)Purpose of this Lab이번 실험은 조합 논리 회로에 대해 기본 개념을 이해하고 Mux와 BCD-to Excess 3 c ... onverter의 조합 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential ... Backgrounds for this Lab-조합 논리 회로논리곱(AND), 논리합(OR), 논리부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리회로 출력이 입력에 의해 결정된다.논리

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
[verilog HDL] 감산기와 비교기의 설계

://terms.naver.com/entry.nhn?docId=754529&ref=y" 논리 회로를 조합시켜서 만든다. Hyperlink "http://terms.naver.com ... 수 있다. 이런 설계개발은 일반적인 FPGA에서 만들었고 좀 더 ASIC와 비슷한 고정된 버전으로 변경되었다. 복합 프로그래머블 논리 소자 (CPLD)는 비슷한 역할을 할 수 있 ... (http://ko.wikipedia.org/wiki/%EA%B0%90%EC%82%B0%EA%B8%B0)3) Comparator두 수의 대소를 살피는 회로로, Hyperlink "http

Non-Ai HUMAN
| 리포트 | 27페이지 | 3,000원 | 등록일 2014.11.02

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Multiplexer design

개의 입력 데이터 중에서 하나를 선택하여 출력으로 내보내는 논리회로이며 데이터 선택기(data selector)라고도 한다. 이 때 데이터의 선택은 선택입력에 의해서 제어된다. 2 ... ) 장치를 들 수 있다. 보다 일반적인 측면에서 볼 때, 입력 측에 어떠한 신호가 있는가를 탐지해서 표시해 주는 직접회로 또는 논리소자로 구성된 회로 등을 통틀어 복호기라고 할 수 있 ... 및 특성을 이해한다. 이해한 내용을 바탕으로 2-to-1 multiplexer와 8-to-1 multiplexer에 대하여 구현하고 FPGA board의 사용법을 익혀 검증

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2015.04.12

다운로드 장바구니
논리회로실험) 부울대수의 간소화 예비보고서

을 이해한다.2. 기본 실험 이론* 부울대수란 ??- 부울대수란 컴퓨터 회로설계에 있어 회로에서 사용하는 기본 기호 (AND, OR, NOT 등의 논리연산자)를 사용하여 대수 ... 적으로 표현 할 수 있도록 취급하는 것이다. 부울대수는 디지털 논리 설계에서는 필수적으로 사용되는 지식이다. 디지털 논리에서는 원하는 함수를 가진 회로를 정확하게 실행할 수 있 ... 하여 AND, OR, NOT 와 같은 기본적인 논리 회로 Gate를 사용하여 회로를 설계하는 방법이다. HDL 과정( 회로에 대한 구성 , 동작을 기술 )을 거치지 않고 , 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
Sequential Logic DesignⅡFSM and Clocked Counter

머신순차 논리부와 조합 논리부로 구성되는 동기식 순차회로.외부 입력과 시스템 클럭에 의해 State(상태)가 바뀌게 되고, State에 의존되어 출력값이 결정된다.상태변수(State ... 을 이용하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab스테이트 ... 를 생성한다.다음과 같이 Setting한 후 생성을 완료한다.Moore Machine를 설계하기 위해 다음과 같이 작성 후 프로젝트에 Source를 추가한다.데이터 전송 회로

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차예비

어레이나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 ... 1개와 3개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
Sequential Logic Design Ⅰ Flip-Flop, Register and SIPO

시스템은 조합 논리 회로와 기억소자로 구성됨.가장 많이 사용되는 기억소자가 플립플롭.래치(LATCH)2개의 NAND 게이트 게이트로 구성된 래치의 동작2개의 NOR 게이트로 구성 ... )Introduction (실험에 대한 소개)Purpose of this Lab : 플립플롭회로에 대해서 알아보고 데이터 전송 회로 및 직렬연결/병렬출력 회로를 ISE 프로그램을 이용 ... 하여 설계해본다. 이를 이용하여 다른 회로도 응용할 수 있도록 한다.Essential Backgrounds (Required theory) for this Lab플립플롭 회로개요

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ3주차. 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital ... - Lab#02 『HBE-ComboⅡ-SE』board,Lab#02 『Xilinx Spartan3』FPGA chip,『ISE』digital design tool, 서울시립대학교

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제11주 Lab10 Pre

watch가 잘 작동함을 확인할 수 있다.ReferenceDatasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... 3 FPGA Chip)Pre-Lab실험 방법Digital Watch Up CounterAdd SourceSource Code는 크게 네 부분으로 구성되어 있다.Source Code

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Combinational-Logic-Design-Ⅱ-Decoder, Encoder and Mux

(Abstract) >이번 실험의 경우 전반적으로 조합논리회로를 이해하고 이를 직접 설계해보고 다른 회로에도 응용하여 설계하는 목적에 맞게 MUX회로를 설계해보고 이를 응용 ... 하여 BCD to Excess-3 Code Convertor회로도 같이 설계해보았다. 이를 통해 조합논리회로가 어떠한 연결관계를 갖고 있는지 그 전에 배웠던 연산회로와 어떤 경우가 달라지 ... 는this Lab조합 논리 회로논리 곱(AND), 합(OR), 부정(NOT)의 세가지 기본 회로를 조합하여 구성한 논리 회로출력이 입력에 의해 결정됨.논리 게이트로만 구성

Non-Ai HUMAN
| 리포트 | 19페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (5) Encoder and Mux

(53)Ⅳ. 참고문헌 (54)1Ⅰ. 서론11. 실험 목적본 레포트에서는 베릴로그 HDL을 사용하여 조합 논리를 설계 및 실험한다. 인코더와 디코더, MUX와 DEMUX를 행위수준 ... 모델링으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Encoder부호화(encoding)란 정보의 형태 ... )의 진리표와 회로도이다(V는 입력 중 하나라도 1이 있으면 1, 그렇지 않으면 0이다).I3I2I1I0F1F0V0000XX0*************101001011000111[표

Non-Ai HUMAN
| 리포트 | 54페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.음계 주파수 대역, 천안공업대학, 윤덕용. ... Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전전컴설계실험2-4주차예비

에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이다.입력출력ABSC*************101(2)Full_Adder가산 기능. 즉, 가수(added), 피가수 ... (Field Programmable Gate Array)-FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소 ... 의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
논리회로 설계 실험 계산기 설계

계산기 설계1. Introduction1)LCD를 이용하여 계산기를 설계 할 수 있다.2)LCD출력 특성에 대해 알 수 있다.3)FPGA 보드에 있는 다양한 스위치들을 다뤄 볼 ... 이다. data_gen entity는 다음과 같다.entity data_gen isPort ( FPGA_RSTB : in STD_LOGIC;FPGA_CLK : in STD ... LCD_D(4)p63Load_op2(PUSH2)p101LCD_D(5)p64Calculate(PUSH3)p100LCD_D(6)p65FPGA_RSTBp205LCD_D(7)p67표 Pin

Non-Ai HUMAN
| 리포트 | 21페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
전전컴설계실험2-9주차예비

.Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 4-bit up counter, 8-bit up down counter ... , 응용과제의 Moore State machine을 구현함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증 ... 한다.10. Initialize Chain을 사용해 JTAG으로 연결된 디바이스를 검색한다.11. 검색된 FPGA 모듈에 자판기동작회로Logic이 설계된 bit 파일을 프로그래밍

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
전전컴설계실험2-8주차예비

.Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 Flip-Flop과 4-bit Shift Register ... 의 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증해본다.(2)Essential Backgrounds for this ... Lab-순차 논리 회로입력의 조합만으로는 출력이 정해지지 않는 논리 회로로, 현재의 내부 상태와 입력에 의해 출력의 상태가 정해지는 것. 즉, 기억 작용이 있는 논리 회로이

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

.실험에 필요한 배경 지식1-bit Full SubtractorSubtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1] Half Adder 설계Add SourceSource Code모듈을 지정해주

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)5주차결과

신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 개의 OR gate , inverter를 이용하여 회로를 구현할 수 있다.다. 멀티플렉서여러 개의 데이터를 입력 받을 때 그 중 하나를 선택하여 출력하는 논리 회로로 선택은 지정 ... 한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1MHz

Non-Ai HUMAN
| 리포트 | 20페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기