"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 141-160 / 384건

서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 을 Xilinx ISE로 합성하고, FPGA에 다운로드 한 후 동작을 검증한다. Full adderc1 -> carry input, c -> output에서의 carry실험 시 full

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

[전기실험]디지털 공학 실험 레포트 1장(문제풀이)

2가 개방되어 있으면 LIGHT는 OFF이다.L=SW1+SW2+SW1+SW1·SW216. 모든 입력이 HIGH일 때만 출력이 HIGH가 되는 논리회로가 있다. 이것은 어떤 논리회로 ... 인가?AND 게이트17. 한 개의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 LOW인 2-입력 논리회로가 있다. 어떤 논리회로인가?AND 게이트18. 한 개 ... 의 입력이 HIGH이고, 다른 하나의 입력이 LOW일 때, 출력이 HIGH인 2-입력 논리회로가 있 다. 어떤 논리회로인가?OR 게이트1-4절 시스템 개념19. 그림 1-63의 입

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2020.04.20

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2 ... 를 지원하는 Vivado 프로그램에서 HDL을 이용해 원하는 회로를 구성하고 이를 FPGA보드를 통해 실현할 수 있는 프로그램을 통해 실험하고 확인하였다. HDL를 이용해 게이트 ... , XOR2)자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 로직게이트 설계 및

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 의 동작원리를 확인한다.2. 주어진 진리표를 논리식으로 최적화 한다.3. 논리식을 TTL로 구현하여 그 동작을 확인한다.4. Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 ... 하므로 PSW의 연결을 제거하면 해당 입력은 HIGH이 될 것으로 예상된다.?실험 1-DInverter를 만든 회로로 출력은 입력의 반대 논리값이 나올 것으로 예상된다.?실험 1

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

(Test bench)테스트벤치는 HDL 로 설계한 논리회로를 시뮬레이션 검증을 하기 위해 사용한다. FPGA 등의 기계가 없이 테스트를 할 수 있으므로 회로 테스트에 용이 ... array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장에 내다 팔 수 있다. (ASIC 대비)? ASIC은 한번 만드 ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2, NOR2, XOR2)" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 로직게이트 설계 및 FPGA를 통한 검증 (NAND2 ... .② Field Programmable Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.회로부품Field ... Array, 이용자가 직접프로그램 가능(Field Programmable Gate Array)이다.Basys3 Artix-7 FPGA Board표 [11-1] 논리 연산자 문법연산자

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2019.03.18 | 수정일 2019.03.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA ... 로 확인하는 실험이다. 실제 디지털 회로에서 각 논리게이트에 해당하는 연산자를 베릴로그로 나타내고 출력값을 LED를 통해 확인하는 과정으로 이루어진다. 실제 실험에서 문법오류 및 일부 ... 를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.19 | 수정일 2019.03.29

다운로드 장바구니
standard cell methodology / ASIC / custom design / 중요 EDA tool 벤더들과 매출액 조사 과제

이란 어느 정도 완성되어있는 템플릿을 이용하여 회로를 설계하는 것으로, 기본적인 논리게이트를 여러 개 배열해 놓고 이들 사이의 배선만 이어주는 gate array형과 카운터 ... 1. standard cell methodology표준 소자 방식. 하나하나의 기능을 실현하는 복수의 기능을 갖는 소자(회로)를 준비하여 이 소자를 임의로 조립, 고객 또는 ... 이용자의 규격 내용에 맞게 전용의 LSI를 설계하는 방식. 소자는 미리 설계, 검증을 받아 컴퓨터에 등록되어 있으며, CAD를 이용하여 소자를 조합한 논리 설계, 배치, 배선

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
[기초전자회로실험2] FPGA Board를 이용한 FSM 회로의 구현 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험FPGA Board를 이용한 FSM 회로의 구현자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목FPGA Board를 이용한 FSM 회로의 구현2 ... 플롭으로 구성되어, 매 입력 펄스 마다, 미리 정해진 순서대로, 상태가 변하는, 순서논리회로 또는 레지스터이다. 용도는 계수(計數), 타이머, 주파수 분주기, 주파수 계수기 등

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 결과레포트

에서 input, output를 지정하고 input, output 간의 관계에 대해 논리회로를 바탕으로 기입한 이 후 Testbench에서 input을 시간에 따라 각 경우의 수를 기입 ... 1Result report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕으로 작성 ... 되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 FPGA를 통한 검증" 예비보고서

FPGA를 통한 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.1. 실험제목Verilog HDL을 이용한 Full Adder ... 1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Full Adder와 Half Adder의 설계 및 ... 와 Half Adder의 설계 및 FPGA를 통한 검증2. 실험목적① Verilog 문법, initial과 always, 배열과 대한 개념 및 예시② 1-bit Full Adder

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.03.19 | 수정일 2019.04.01

다운로드 장바구니
[예비레포트] Verilog 언어를 이용한 Sequential Logic 설계

한 순차회로이다. 여기서 S(set)는 출력 1을, R(reset)은 출력 0으로 되도록 한다는 의미이다. NOR 논리 게이트를 교차 되먹임 입력을 통해 만들어 진다. 저장된 현재 상태 ... 기초 전자 회로 및 실험실험 제목 : Verilog 언어를 이용한 Sequential Logic 설계실험 목표1.Hardware Description Language(HDL ... )을 이해 하고 그 사용방법을 익힌다.2.Field Programmable Gate Array(FPGA) board 의 용도 및 기능을 파악하고 설계한 Digital IC 를 검증

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2019.04.06

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 결과보고서

1Result report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 ... 검증자료는 실제 실험을 바탕으로 작성되었으며,보고서 평가 A+기초전자회로실험1 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목 ... Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment display에 대한

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
FPGA 실습 보고서 (Digital Systems Design Using Verilog)

한 디지털 논리회로의 작성은 c언어와 유사한 형식으로 작성된다. c언어에서는 변수 선언을 통해 함수의 입력 값을 결정한다면 verilog에서는 input ,output 값을 먼저 ... FPGA 2주차 실습 보고서실습이론FA(fulladder) : 입력 a,b와 carry in을 받아서 덧셈을 하여 carry out 과 sum을 내보내는 것MUX ... 의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다.입력이 3개 존재해서 (입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상에서 3개 입력이 대칭

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,000원 | 등록일 2020.03.12 | 수정일 2020.03.14

다운로드 장바구니
[기초전자회로실험2] "Verilog Basic, FPGA / Shift register - FPGA" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험Verilog Basic, FPGA / Shift register - FPGA자료는 실제 ... - FPGA (Field-Programmable Fate Array)? 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자? 바둑판처럼 규칙적인 구획을 가진 배열 (Array ... )을 프로그래밍? Filed(사용자)에서 프로그래밍이 가능한 Gate array (디지털 회로 반도체)- FPGA의 장점? 간편하게 설계한 로직을 반복적으로 이식할 수 있다? 빠르게 시장

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2019.03.25 | 수정일 2019.03.29

다운로드 장바구니
Design Flow of a Digital IC 요약

IC design- 디지털 IC는 시스템-알고리즘-레지스터 전송-논리-전자-회로(Layout) 수준으로 추상화 및 정의할 수 있다.- 이러한 추상화수준을 변환하는 과정(합성과정 ... products. / 전자기기 디자인에서 집적회로와 SoC의 역학* Design abstraction levels of digital IC design / 디지털 집적회로 설계의 추상화 레벨 ... * Design flow of digiral IC design / 디지털 집적회로의 설계 흐름* Associated issues and emerging trends during

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

으로 구현하고, 설계한 논리를 시뮬레이션하기 위한 테스트 벤치를 작성하고 장비로 동작을 확인한다.2. 실험 이론2.1. Combinational Logic디지털 회로 이론에서 조합 ... 논리(combinational logic)는 현재 입력에 따라 출력이 항상 똑같이 결정되는 논리회로를 말한다. 현재 입력뿐만 아니라 이전 입력의 영향 또한 함께 받는 순차 논리 ... (sequential logic)와는 구별된다. 현재 입력만으로 출력이 결정되기 때문에 조합 논리에는 기억 장치가 쓰이지 않는다.조합 논리는 컴퓨터 회로에서 쓰일 때 불 대수로 입력

Non-Ai HUMAN
| 리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

, Gate Primitive, Behavioral modeling 이 세가지의 Verilog HDL 언어의 기본 사용법을 통해 디지털 논리회를 설계하는 방법을 학습한다.2. 배경 ... 이야기하고자 한다.HDL이란 하드웨어(회로)의 특징(기능 및 동작)을 기록하여 서술할 때 사용되는 언어이다. 다시 말하면 하드웨어를 묘사하기 위한 언어로 하드웨어를 구성할 시에 일일이 ... 개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 2주차 결과보고서

를 각각의 A, B, C 포트에 지정하였다.2. 실습2(반가산기 회로 구현)실습2에서는 각각의 위 실습1과 같은 방법으로 각각의 논리 게이트를 여러개 사용하여 반가산기를 디자인 ... 에 알맞게 대응시켰다.이후 작성한 회로도와 코드를 FPGA에 성공적으로 프로그래밍하였다.그 결과 반가산기의 진리표와 부합하게 A와 B 중 하나만 입력하면(1, 2번 버튼 중 하나 ... 핀번호에 대응하는 코드를 하나 더 작성했다.작성한 회로를 FPGA에 성공적으로 프로그래밍하고 위 왼쪽 사진처럼 A=1, B=0, Cin=0을 입력하면 Sum의 출력값은 1이고

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... ]실제 회로를 구현하는 것이 매우 복잡하므로 Xilinx schematic으로 회로를 그린 후 FPGA로 구현 하였다. 이때, x2~x0는 DIP_SW[2] ~ DIP_SW[0 ... 다. 이는 [그림 15]의 adder/subtractor unit을 통해 구체적으로 구현된다.실험 4)에서는 실험 1) ~ 3)의 회로를 VHDL로 설계하고 FPGA로 구현

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기