"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 261-280 / 384건

실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

. Introduction1) Purpose of this LabVerilog HDL의 사용방법을 숙지하고 이를 이용하여 직접 논리회로를 설계, 제작할 수 있다. Gate primitive ... 직관적으로 설계할 수 있다. Input과 Output이 Gate를 통해 변하기 때문에 Delay가 생긴다.최상위 추상화 수준에서의 회로 설계로써, 논리적 회로를 구조적으로 평가할 때 ... 할 수 있다.2) Essential background for this Lab⦁ Verilog HDLVerilog Language는 전자회로 및 시스템에 쓰이는 Hardware

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
전전컴설계실험2-6주차예비

의 Ripple Carry방식의 연결로서 볼 수 있다. 이 점을 이용해 감산논리회로를 코드로 구현하고, FPGA모듈에 프로그래밍하여, 시뮬레이션과 하드웨어 장비동작으로 검증해본다 ... 이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있다. 정확하게는 가산회로의 입력과 출력에 not gate만을 추가해준다. 그 결과 4-bit 감산기도 1-bit 감산기 ... 는 수 (B)를 구하는 것이다. 즉 윗자리로부터 빌려온 값을 포함하여 3 Bit의 뺄셈을 할 수 있는 회로를 의미한다.-감산기 논리 회로-감산지 진리표XYZ(B in)DB(B out

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차예비

. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치로 회로에서 많이 사용되는 Switch, LED와 같은 주변 장치 ... 를 위주로 구성하여 장비의 크기를 간단하게 만든 모델이다. 가장 큰 특징으로는 Breadboard를 가지고 있어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈 ... )Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential

Non-Ai HUMAN
| 리포트 | 26페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Design Tool (Version - 14.7)HBE-ComboⅡ-SE Board (included - Xilinx Spartan3 FPGA Chip)Pre-Lab실험 방법[실험 1

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
현대건설 합격 자기소개서

프로젝트로 앞서 배운 논리소자와 FPGA를 이용하여 도어락의 H/W 및 S/W를 설계했습니다.- 전자회로 : 다이오드, 트랜지스터, OP amp 등 기본적인 반도체소자의 동작원리 ... - 전기전자공학실험 : 디지털논리회로에서 배운 논리소자의 특성을 이용하여 회로를 구성하고, 오실로스코프, 멀티미터 등의 계측기를 이용해 확인해 보는 실험을 주로 수행했습니다. 텀 ... 하겠습니다.▶ 학부과정을 통해 계측제어에 필요한 전공지식을 함양했습니다. 일반적인 전기회로와 로직회로을 이해하기 위한 [회로이론], [디지털논리회로], [전자회로] 등의 과목을 수강

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2015.10.23 | 수정일 2015.10.24

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구동하여 회로를 구현하고 Modelsim 파형과, FPGA에 연결하여 입력 변화에 대한 출력 값을 확인함으로써 익숙해지는데 그 목적이 있었다.- 이번 실험은 SUM, SUB

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표카운터, 클럭 분주기의 동작 원리를 이해하고 이를 이용하여 1Hz 8비트 존슨 카운터와 링 카운터 ... 하는지 확인하고 소스코드가 올바르게 작성되었는지 확인한다.2. 실험 결과 1Hz 8비트 존슨 카운터와 링 카운터를 설계하시오. (FPGA를 사용 1초에 LED가 한번 지나가도록 설계 ... 의 LED 8개의 점등 여부를 결정하며 논리값이 ‘0’인 경우에 소등, ‘1’인 경우에 점등된다. 위의 과정을 토대로 존슨 카운터의 동작 소스는 다음과 같이 작성할 수 있다.따라서 오른

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
실험2 제08주 Lab06 Pre 4 Bit Shift Register

LabCombinational Circuit(조합 논리 회로)에 이어 Sequential Circuit(순차회로)의 작동원리를 이해하고 Flip Flop의 특성을 이용하여 조합 논리 회로에 적용하여 순차회로 ... 되는 것이다.⦁ Shift Register Included Enable< Wave Form >< Diagram >기본적으로 4-bit Shift Register와 같은 동작을 하는 회로 ... 이지만 한 가지, Enable이라는 요소를 추가하여 Enable이 1일 때만, 작동하게 만든 회로이다.2. Method1) Procedure of Lab 1① 4-bit Shift

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
논리회로실험 15주차 결과보고서

*************11001200100100100300110110000401000011001501010010010601100000010701111011000810000000000910010010000[ 실험 2-1 ]? Quartus Ⅱ에서 Schematic을 작성한다.? FPGA의 동작을 확인한다.보드 동작을 실행 ... 이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리면 3Hz 동작을 하는 구동 회로가 된다.)3. KEY3번 버튼을 눌렀을 때는 보드가 어떤 동작을 하는지 작성하시오.KEY3 ... lock divider 없이 FPGA에 프로그래밍 했을 경우에는 어떤 일이 벌어지는가?이 블록의 역할은 출력값 i_clk로 3,4번 Block에 필요한 clock를 생성해주는 것이

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)8주차결과

나 디지털 신호 처리기 등등을 시뮬레이션 가능하게 한 프로그램이다.나. HBE-ComboⅡ-SEHBE-ComboⅡ-SE 장비란 FPGA를 이용한 디지털 논리회로 설계 실습을 위한 장치 ... 어 다양한 회로를 실험할 수 있다. 또한 FPGA 디바이스를 모듈화 하여 xilinx의 모듈이 장착 가능하고 디바이스로 호환하여 사용할 수 있다. 설계과정에서 사용하는 클럭의 입력은 1 ... 으로 HDL 중 하나인 verilog를 사용하여 카운터 회로를 만들고 이를 응용하여 segment, piezo에 관하여 익힌다.2. 배경 지식(Essential

Non-Ai HUMAN
| 리포트 | 24페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
VHDL을 이용한 논리 게이트 실습

VHDL 및 실습ReportQuartusⅡ를 이용한 기본 논리게이트 실습제출일2013년 3월 18일제출기한2013년 3월 18일담당교수최 종 성 교수님학과전 자 공 학 과학번 ... 2009144029이름우 경 제1. 실습명 : QuartusⅡ를 이용한 기본논리게이트(And,Or,Nand,Nor,Not,Xor,Xnor)의 설계 및 실습2. 실습목표 :(1 ... ) QuartusⅡ로 기본논리게이트 설계를 Schematic과 VHDL로 해보고 비교해본다.(2) 기본논리게이트의 반복설계로 QuartusⅡ를 숙달한다.3. 이론 :(1) 기본논리게이트

Non-Ai HUMAN
| 리포트 | 28페이지 | 1,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서

FPGA를 이용한 디지털시스템 설계 REPORTSequential Circuits 설계11. 실험목표이번 실험의 목표는 Sequential Circuit(순서회로)를 설계한 후 ... 으로 정해지는 논리회로를 말한다.대표적으로 래치와 플립플롭이 이에 해당한다.래치와 플립플롭은 1비트의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다. 조합논리회로 ... 이다. 래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되기 때문에 래치의 논리회로가 간단하다.래치와 플립플롭은 구조상 휘발성이

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
실험2 제02주 Lab01 Pre Logic Circuit(XOR,OR,AND,FA,HA)

. Introduction1) Purpose of this LabAnalog와 Digital의 차이점을 이해하고 TTL, ASIC, FPGA 등의 소자를 이용하여 여러 가지 다양한 논리 회로(OR ... Carrybit을 포함하여 Input과 더하는 논리회로2. Method1) Procedure of Lab 1① HBE-Combo-II Breadboard에 좌측 그림과 같은 회로를 구현 ... - 여러 가지 논리 gate(AND, OR, NAND, NOR, XOR, XAND…)를 내장한 IC.AISC - 특정한 전자/정보통신 제품에 사용할 목적으로 설계된 비 메모리

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
토비스 연구개발 회로 설계 필기 합격자소서 입니다. 합격당시 취업상태로 면접은 참여하지 않았습니다. 서류는 넣은 후 한참 뒤에 합격 연락 왔습니다.

고 싶은 저는 아날로그 학부 연구생 활동을 마친 후, 전공 공부를 하고, 반도체 설계 산업기사를 취득하였습니다. 전자회로, 논리회로를 자발적으로 복습하였고, 졸업 후에는 상공회의소 ... 한 것, 공동의 목표 등 제게 주어진 것들에 대해 멈추지 않고 집중하여 노력할 것입니다.지원업무와 관련한 자신의 강점 및 경험아날로그 회로 연구실에서 1년간 학부연구생을 수행 ... 하면서 회로 설계를 한 경험이 있습니다. 스마트폰에 들어가는 적외선 빛 감지 센서의 설계를 하였습니다. ASIC 설계는 다소 어려웠지만 단계별로 수행하였습니다. 원하는 기능에 필요한 s

Non-Ai HUMAN
| 자기소개서 | 3페이지 | 3,000원 | 등록일 2017.03.02 | 수정일 2017.04.03

다운로드 장바구니
전기전자공학

한다. 1990년대 후반에는 개발품의 경우 논리 회로 프로그램을 이용하여 PLD, CPLD, FPGA을 사용하였다. 양산품이나 높은 성능이 요구될 경우 ASIC를 사용하기도 했 ... ?논리회로란?논리 회로는 이상적으로 부울 함수을 물리적 장치에 구현한 것으로 논리 연산을 하나 이상의 논리적 입력값을 하나의 논리적 출력값을 생산한다. 문맥에 따라서 이상적인 ... 논리 회로라는 말을, 인스턴스에 대해서 상승 시간이 없고 무제한의 팬아웃이라고 해석하거나 비이상적 물리장치라고 해석하기도 한다?논리회로의 설계논리 회로의 설계는 논리식이나 진리표

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2014.03.13

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 9담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 6 / 31 ... . IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 LCD display에 대해서 이론적으로 공부해보고 이를 KIT에 올려서 실습해보는 실험이다. LCD는 5*8 ... 를 해 보도록 한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)LCD ModuleLCD Module은 디스플레이 장치의 하나로 간편하면서 손쉽게 쓸 수 있는 표시 장치이

Non-Ai HUMAN
| 리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
VHDL에 관하여

방법은 다양한 분야에 이용될 수 있다는 점에서 장점이 되기도 한다. 이는 ASIC 뿐만 아니라 CPLD/FPGA에 광범위하게 이용할 수 있으며 또한 상대적으로 간단한 소규모 회로 ... 이 필요하게 된다. 이를 합성 작업이라고 한다.즉 작성한 코딩을 논리적으로 합성시키는 VHDL 툴은 VHDL로 프로그램된 논리 기능을 실제 게이트 회로로 변환하는 역할을 한다. 이러 ... 한 논리합성에 의해 생 성된 출력 결과물은 만들고자 하는 ASIC의 네트리스트(netlist)가 된다. 네트리스 트란 단순히 회로 부품의 접속관계를 텍스트 형태로 표현한 것을 말

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

error)Inlab 1. And gate 프로그래밍 : 이 실험에서는 먼저 참고 강의자료를 보면서 Prelab을 통해서 미리 설계해 본 논리회로를 가져와서 장비에 연결 후 작동 ... Post-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴 -담당 교수담당 조교실 험 ... Simis of the assumptionAND Gate- 출력은 논리 입력의 곱과 같음.- Truth Table- 두 입력에 임의의 파형을 넣었을 때의 결과Materials

Non-Ai HUMAN
| 리포트 | 23페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
led전광판 자료조사

)는 임의의 논리 회로를 사용자가 의도한대로 설계하고, 작동하도록 회로에 설정하여 사용하는 것을 말한다. 또한 사용 중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA 소자 ... 에 입력하여, 바뀐 논리 회로로 작동하도록 한다.즉, 바꿀 수 있는 하드웨어로 볼 수 있다. FPGA는 PLA(Programmable Array Logic)을 저밀도 (Low ... 성이 낮은것에 비하여 유연성있는 논리 및 연결구조로 인하여 고성능의 회로를 구현할 수 있게 한다. 아래의 그림 1은 FPGA의 개념적인 구조도를 보여준다. 그림의 logic block

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2011.11.20

다운로드 장바구니
통신회로 및 실습 - 3GATE 설계

통신회로 및 실습과제 [3] 기본 게이트, 3_입력 게이트, “bufif0”,”notif1”,”notif0”를 이용한 설계정보통신공학과2010160101 윤희진2013.04 ... -실행결과입력출력OE=0일 때 출력OE=1일 때 출력X00Y01zX11Y10zX2xY2xzX3zY3xz*실습결과 및 고찰이번 실습은 FPGA/CPLD내부의 인버터, 버퍼, AND ... , OR, XOR 등의 기본 게이트들을 논리 연산자를 이용하여 설계한 후 Schematic방법을 사용하여 설계하는 것과, 3입력의 NAND, NOR, XOR, XNOR의 게이트

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2014.07.11

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기