"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험 기초디지털실험2 디지털논리회로 전전설2 FPGA PLD 종류 장단점 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 301-320 / 687건

GM대우 영문 자소서

, Electronic Circuit, Microwave System Engineering, Digital Signal Processing Engineering, Logic Circuits ... , Circuit Theory, Electro magnetics, Theory of Signal and System.KGIC, Toronto, Canada [Aug, 07’ - Aug ... , South Korea [Apr 09’ – Sep 09’]Global Service Unit, In charge of designing communication circuit

자기소개서 | 2페이지 | 3,500원 | 등록일 2014.04.11

다운로드 장바구니
실험2 제08주 Lab06 Pre 4 Bit Shift Register

Register의 Logic Circuit과 Truth table을 바탕으로 4-bit Shift Register의 Verilog Code를 작성한다.② 각 Element ... of Lab 2① 4-bit Shift Register Included Enable의 Logic Circuit과 Truth table을 바탕으로 4-bit Shift ... Shift Register< 4-bit Shift Register Verilog Code >< Testbench >< 4-bit Shift Register를 Logic circuit

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

Gates위 회로로 최적화시키는 이유는 CMOS Circuit에서 NAND-NOR Logic으로 구성하는 것이 일반적이기 때문이다. 출력 단에 있는 AND Gate를 NOR ... gate를 통과시킴으로서 4개 중 선택된 신호가 output으로 나가게 된다.▲ 3 input logic using 4-to-1 Multiplexer3 input Logic을 MUX ... XOR의 Logic Equation은 다음과 같다.X OPLUS Y`=` {bar{X}} BULLET Y``+`X BULLET {bar{Y}} 이므로 XOR은 다음과 같이 표현

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
실험2 제05주 Lab03 Pre Gate Primitive & Behavioral Modeling

modeling(G.P.M)Behavioral modeling(B.M)Logic gate들의 조합으로 modeling하는 방법으로써 기본적이고 Logic Gate Circuit을 통해 ... 사용한다. 대체적으로 Logic Circuit의 Input과 Output을 통해 표현되는 Boolean Algebra를 통해 설계한다.2. Method1) Procedure of ... 와 동일하였다. >4. SummarizeLab 1의 실험 결과를 종합하여 요약하면, Logic gate circuit을 바탕으로 XOR gate와 AND gate, 그리고 OR

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
VHDL을 이용한 순차회로 설계

도록 하겠다. ◎ Circular shift circular shift는 최상위 혹은 최하위 비트를 버리지 않고 순환하여 최하위 혹은 최상위로 보내는 쉬프트이다. ◎ Logical s ... 때는 Logical 과 같다. ◎ 기억소자 이러한 shift를 하는데에는 기억소자가 사용되는데 기억소자에는 Latch와 Flip-Flop(FF) 형식이 있다. Synchronous ... 한다. Design 1) Describe what your circuit does ◎ Circular shift circular shift는 최상위 혹은 최하위 비트를 버리지 않고 순환

리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
기계공학응용실험 - PLC의 활용 결과보고서

(Programmable Logic Controller)는 이러한 컴퓨터나 제어기 역할을 수행하는 장치로 컴퓨텆어에 대한 기본지식이 없는 현장, 공장의 작업자가 손쉽게 필요한 제어로직을 설계할 수 있 ... 위한 능력을 배양하는 데 목적이 있다.나. 실험이론(1) 래더 로직 다이어그램(Ladder logic diagram)래더 다이어그램은 프로그램 가능 제어기의 언어이다. 래더 ... 자로(Closed Magnetic Circuit)의 페라이트 코어에 감는다. 이렇게 폐자로에 몇 회 감는 것에 의해 큰 인덕턴스가 얻어지며, 노이즈에 대해서는 높은 임피던스

리포트 | 14페이지 | 1,000원 | 등록일 2018.04.11

다운로드 장바구니
TTL IC와 CMOS IC의 차이점

을 정리하고 보다 쉽게 볼 수 있도록 하였다.목차Digital IC의 소개IC(integrated circuit)의 정의Analog IC와 Digital IC 정의bipolar ... TTL IC와 CMOS IC의 차이점TTL IC의 장점과 단점CMOS IC의 장점과 단점참고문헌IC(Intergrated Circuit)IC는 집적회로이면, 외관은 지네모양을 가지 ... .bipolar계에는 DTL,TTL,ECL이 있고, MOS에는 PMOS, NMOS, CMOS가 있다.bipolar계 종류1.DTL(diode Transistor Logic)DTL은 다이

리포트 | 7페이지 | 1,500원 | 등록일 2015.03.21

다운로드 장바구니
논리회로설계실험 ALUkit (결과보고서)

을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)위의 ALU를 통하여의 연산을 수행하는 회로를 설계한다.이렇게 수행 ... 된 결과를 아래의 7segment로 출력을 한다.2. Design-Describe what your circuit does4bit state를 통하여 어떤 연산을 할 지를 선택

리포트 | 20페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

.Introduction조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.Design① Describe what your circuit ... pecifications일단 entity에 input에 해당하는 x, y를 선언하였다. 이때 data type을 'std_logic_vector'로 선언해서 c언어의 array와 비슷한 효과 ... 를 'std_logic_vector' data type으로 선언하였고, carry out인 co를 선언하였다.architecture에는 처음에 모드에 따라 바뀌는 carry in과 각각

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] 32-bit carry look-ahead adder (CLA) design

(RCA)와의 차이를 알아본다. combinational logic의 동작 원리를 이해하고 clock module를 설계한다.원리(배경지식)* Carry Look-ahead ... 의 Full adder에서는 output으로 carry out이 따로 필요하지 않고, Sum값에 대비되는 s만 필요하다.flip-flop이 없는 circuit을 c ... ombinational logic이라 한다. combinational logic의 앞 뒤로flip-flop을 구성하여 clock을 발생시킬 때 Data requirement time과 Data

리포트 | 15페이지 | 2,000원 | 등록일 2015.04.12

다운로드 장바구니
반도체 산업 공급체인관리의 분석

고, 두께 조절이 어렵다는 단점이 있다.6.6.6.6. 금속화(Metallization), 배선(Circuit Drawing)금속 공정이란 Metallization ... 핵심부품으로 Micro Processor Unit, Digital Signal Processor 등이 있음Logic(ASIC)사용자의 요구에 의해 설계된 특정회로 반도체

리포트 | 21페이지 | 3,500원 | 등록일 2019.12.01

다운로드 장바구니
기본논리게이트 결과보고서

Logicworks simulationNOT 게이트AND 게이트OR 게이트NAND 게이트NOR 게이트XOR 게이트NAND 게이트의 응용NOR 게이트의 응용XOR 게이트의 응용XOR게이트의 응용XOR 게이트의 응용

리포트 | 5페이지 | 1,000원 | 등록일 2013.03.29

다운로드 장바구니
실험2 제07주 Lab05 Post Mux & DMux & BCD

Mux)< 2-bit 2:1 Multiplexer를 Logic circuit에 따라 Behavioral Modeling으로 Verilog Code를 작성하여 설계하고 Input [1 ... :1 Mux)< 1-bit 4:1 Multiplexer를 Logic circuit에 따라 Behavioral Modeling으로 Verilog Code를 작성하여 설계하고 Input ... Code Convertor)< BCD to Excess-3 Code Convertor를 Logic circuit에 따라 Behavioral Modeling으로 Verilog Code

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
실험2 제06주 Lab04 Post Comparator

와 비슷한 Logic gate circuit 형태를 띄지만, Inverter 2개를 이용하여 AND gate와 연결시켜줌으로써 Add 연산대신 Sub 연산을 수행하는 회로이다.4-bit ... Full adder와 비슷한 Logic gate circuit 형태를 띄지만, 각 bit가 입력될 때, Inverter를 거치고 MSB bit과 바로 하위 bit에서 나오 ... 를 설계하는 첫 번째 실험은 비슷한 Logic Circuit이라도 약간의 변형과 Inverter를 이용하여 전혀 상반되는 역할을 하는 회로를 설계할 수 있음을 배웠다. 그리고 같

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
VHDL : SOP (Sum-of-products) / POS (Product-of-sums)

에 대한 truth table과 logic circuit을 그리시오.▶ 진리표ABCY00010010010001111001101011001110▶ Logic Circuit1) Sum of ... ; /Library contains standard VHDL logic typesUSE ieee.std_logic_1164.ALL;ENTITY SOP IS /port의 입력과 출력을 정의 ... PORT(a, b, c : IN STD_LOGIC;y : OUT STD_LOGIC);END SOP;ARCHITECTURE majority OF SOP IS / VHDL에서 설계의 입력, 내부신호사이의 관계BEGINy

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.20

다운로드 장바구니
지식 간 상호참조적 네비게이션이 가능한 온톨로지 기반 프로세스 중심 지식지도 (Ontology-Based Process-Oriented Knowledge Map EnablingReferential Navigation between Knowledge)

knowledge can be circuitously implemented if the knowledge is modeled to be one of input or output of each ... formal semantics specifies how to derive its logical consequences, i.e. facts not literally present in

논문 | 23페이지 | 무료 | 등록일 2025.05.25 | 수정일 2025.05.27

다운로드
부울 대수 논리식의 간소화 - Schematic 예비보고서

- 논리회로(Logic Circuit)을 구현할 때 함수를 이용하면 바로 Logic Gate를 사용하여 회로를 구현하는 것보다 용이하다. 논리연산자를 함수로 표현할 때 다음과 같이

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
[예비]실험2. CMOS 회로의 전기적 특성

하는 시간)Transition time은 안정되어 있는 입력 신호에 반응을 할 때 2개의 다른 안정된 상태 사이에서 전환할 필요가 있는 시간이다. 즉, Logic circuit ... 2. CMOS 회로의 전기적 특성?실험목적1. CMOS 회로의 전기적 특성을 이해한다.?실험이론? Logic levels & DC noise margins(논리 소자의 logic ... ? Capacitive load(AC 또는 Switching 특성)? 전달지연(Propagation delay ? 입력이 출력으로 전달되는 시간)Digital circuit

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
메카트로닉스-LAB #6 (Basic C Practice Using AVR-2)

circuit3GNDGROUNDLCD contrast for logic circuit4RSPA0Instruction data selection5R/WPA1Read/write selection ... ATmega 128 연결방법PIN NO.SYMBOLCONNECTIONDESCRIPTION1GNDGROUNDGround2VCC+5VPower supply for logic ... 이 되면 m>=10이 출력되었다. 표3은 그 결과에 대한 사진이다.Exercise04: IF-ELSE IF, Logical operators eq \o\ac(○,1

리포트 | 14페이지 | 3,000원 | 등록일 2014.01.28

다운로드 장바구니
메트랩을 이용한 업다운 카운터 밀리모델

을 설계한다Ⅲ. 과제의 이론적 배경sequential logic circuit는 조합논리 회로와 메모리가 합쳐진 형태를 말할 수 있다. 그중에서 synchronous동기식 회로 ... 하여 Simulation 결과를 확인한다.Clock-mode Sequential Circuit의 일반 모델로 결과를 확인한다.Ⅱ. 과제의 필요성동기식 카운터의 장점은 n개로 구성

리포트 | 10페이지 | 1,000원 | 등록일 2016.11.25

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기