"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험 기초디지털실험2 디지털논리회로 전전설2 FPGA PLD 종류 장단점 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 101-120 / 687건

[검증된 코드 & 복사가능, 학점A+] 전전설2 9.LCDs - 예비+결과+성적인증 (서울시립대)

실험 목적1. Design various circuits in Verilog & verify circuits with their test fixtures 2. Practice ... how to control LCD[Liquid Crystal Display] in Verilog.3. Learn how to design circuits to control LCD ... _t = 3'b110, clear_disp = 3'b111;//각각의 state control logic을 읽기 쉽도록 별도의 변수로 선언해준다.

리포트 | 28페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.14

다운로드 장바구니
논리회로실험_신호등(사거리) 레포트

Machine 혹은 Moore Machine 으로 설계하라. (본인이 선택한다.)다. 실험방법1) Logic circuit state table을 작성한 후 Moore ... Machine이용한 회로 구현.2. 본론가. 실험 설계 과정1) Logic circuit state table가) State ReductionNS_GNS_YNS_REW_GEW_YEW_RNS ... ) Breadboard 회로 구현그림 12 breadboard 회로3. 결론이 실험을 시작하는데 있어 우선 조건에 맞는 counter를 만들고, Logic circuit state table

리포트 | 17페이지 | 3,000원 | 등록일 2022.05.31

다운로드 장바구니
서울시립대 전전설2 Lab-01 예비리포트 (2020 최신)

화하여 신호를 전달하므로 주변 잡음에 의한 데이터 변형의 가능성도 상당히 적다.디지털 설계의 방식에는 크게 두 가지가 있다. 먼저, Standard logic IC를 이용하는 경우 비교 ... 적 간단한 논리 회로를 구현할 수 있다. Standard logic IC에는 TTL 패밀리와 CMOS 패밀리가 있다(첫 주 실험은 TTL 이용). 이에 반해 ASIC 방식은 복잡 ... 의 경우 0V~0.8V까지가 LOGIC 0에 해당하고 0.8V~2.0V는 Indeterminate region이라 하여 값이 어떻게 인식될지 모르는 구간이며 2.0V~5.0V

리포트 | 9페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
재능 유전인자를 갖는 네스티드 유전자 알고리듬을 이용한 새로운 다중 초점 이미지 융합 기법 (Digital Logic System Design based on Directed Cyclic graph)

한국인터넷방송통신학회 박춘명

논문 | 6페이지 | 무료 | 등록일 2025.03.13 | 수정일 2025.03.28

다운로드
저전력 소비를 위한 저전압 스윙 도미노 로직 (A Small Swing Domino Logic for Low Power Consumption)

-지연 곱에서도 우수한 성능을 나타내었다. In this paper, we propose a new small swing domino logic for low-power c ... tructure on domino logic that allows a full swing or a small swing on its input terminal without ... proposed domino logic has been designed and fabricated using a 0.35㎛ nwell CMOS process under 3.3V s

논문 | 10페이지 | 무료 | 등록일 2025.06.25 | 수정일 2025.06.28

다운로드
서울시립대학교 전전설2 6주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#06 Sequential Logic 1(Flip-Flop, Register, SIPO, counter)담당 교수담당 조교실 험 ... 하여 Sequential Logic을 설계 및 실험한다. Flip-Flop, Register, SIPO 등을 설계한다. 다양한 설계 방법 등을 실험한다.나. Essential Backgrounds ... ombinational circuit)은 상태에 대한 정보를 가지고 있지 않으며, 오로지 입력신호에 따라 출력을 하게 되어있다.따라서 입력신호가 동일하다면 항상 같은 출력을 갖는다.순차회로(s

리포트 | 16페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
판매자 표지

연세대학교 기초디지털실험 2주차 예비레포트 (basic of verilog)

1. adderAdder is a digital circuit that does addition operations.Half adder has 2 inputs A, B and ... , whose logic gate can be seen in pic 1. Take XOR to make sum and apply AND gate to two inputs to ... and generate two outputs of carry out and sum. The logic gate and the truth table of full adder

리포트 | 5페이지 | 1,500원 | 등록일 2021.08.18 | 수정일 2023.01.07

다운로드 장바구니
판매자 표지

NAND게이트 자세히 설명하고 NAND게이트를 사용하는 이유 NAND 와 NOR 게이트로 회로를 구성하는 경우가 많은데 어떤 점 때문인지

Digital Logic with VHDL Design," 3rd Edition, McGraw-Hill, 2008.[3] R. S. Muller, T. I. Kamins, and M ... . Chan, "Device Electronics for Integrated Circuits," 3rd Edition, Wiley, 2002.[4] C. H. Roth and L ... . L. Kinney, "Fundamentals of Logic Design," 7th Edition, Cengage Learning, 2013.[5] N. H. E. Weste

리포트 | 3페이지 | 2,500원 | 등록일 2023.04.05

다운로드 장바구니
임베디드시스템 정리

a) Software simulation=> logic representation을 simulation 하는 것이다.SW simulator을 통해 flexible한 검증이 가능 ... 해진다. logic value값(signal값)의 변화를 event로 하여queue와 list를 갖고 SW적으로 스케쥴한다. logic simulator를 통한 simulation ... 를 workstation에서 제어한다)c) In-circuit emulation and diagramtargetless emulation은 workstation에서 테스트벤치

리포트 | 3페이지 | 2,500원 | 등록일 2021.01.04

다운로드 장바구니
대학 합성생물학 실습수업용 프로그램 개발 - 유전자 회로 조립 실험과 빛 테두리 그림 그리기 실험을 바탕으로 - (Development of an Undergraduate Synthetic Biology Practice Program - Based on Gene Circuit Assembly and Bacterial Edge Detection -)

한국생물교육학회 김혜지, 송준현, 김아람

논문 | 16페이지 | 무료 | 등록일 2025.05.17 | 수정일 2025.05.22

다운로드
판매자 표지

연세대학교 기초디지털실험 3주차 결과레포트 (combinational logic)

orresponds to the combinational logic circuit.Decoder is a circuit that takes n-bit binary code as input

리포트 | 10페이지 | 5,000원 | 등록일 2021.08.18 | 수정일 2022.12.15

다운로드 장바구니
디지털집적회로 inverter 설계도 및 시뮬레이션 결과

, so is the basis of most gates in integrated circuit design today. I also used CMOS logic for my ... Digital Integrated Circuits0. Description of my designThere are various type of inverters ... noise margin or static power consumption. CMOS logic has wider noise margin and lower power consumption

리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

. Basic Gates1) 실험목적1. Logic gates의 이해2. Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2 ... ) 실험이론· 기본 Logic gates에는 AND, OR, NOT, BUFFER가 있으며, 기본 gate의 확장으로는 NAND, NOR, XOR, XNOR 가 있다.· 가해지는 전압 ... 값)로 처리된다. 정확한 수치는 각 IC(Intergrated Circuit, 집적 회로)마다 조금씩 다르다.· 특정 논리회로는 그것을 기본 gate들로 구성하여 도식화할 수 있

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
직류 서보시스템 제어용 퍼지 PI+PD 제어기 로직회로 구현 (Implementation of a Fuzzy PI+PD Controller for DC Servo Systems)

alculating form it is propose that fuzzy logic circuits of PI+PD controller are a body from fuzzy

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
[방송통신대학교] 디지털논리회로 출석수업대체과제물

(circuit design) 2. 논리 설계(logic design) 3. 시스템 설계(system design) 4. 실제적 설계(physical design) 로 구분할 수 있 ... 다.첫 번째로 회로 설계(circuit design) 단계는 능동소자와 수동소자를 연결시키는 단계로 게이트(Gate)나 단위기억소자인 플립플롭(flip-flop)과 같은 논리소자 ... 를 만들기 위한 단계이다.두 번째로 논리 설계(logic design) 단계는 논리소자들을 연결시키는 단계로 가산기, 카운터, 레지스터와 같은 조합논리회로나 순서논리회로를 만들기 위한

방송통신대 | 9페이지 | 6,000원 | 등록일 2022.03.01

다운로드 장바구니
서울시립대 전전설2 Lab-06 예비리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ예비리포트Lab-06 Sequential Logic 1작성일: 20.10.161. 실험목적Flip-flop, register, SIPO, counter 등 ... 사전조사대표적 sequential logic 중 하나인 플립플롭에는 SR플립플롭, D플립플롭, JK플립플롭 등이 있다. 먼저 SR플립플롭에 대해 알아보자. SR플립플롭은 SR래치 ... reset이라 부른다.Sequential logic은 기본적으로 always 구문으로만 모듈 작성이 가능하다. 또한 sensitivity list에는 clock, resetN 등

리포트 | 15페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
서울시립대 전전설2 Lab-06 결과리포트 (2020 최신)

전자전기컴퓨터설계실험Ⅱ결과리포트Lab-06 Sequential Logic 1작성일: 20.11.011. 실험목적Flip-flop, register, SIPO, counter 등 ... 사전조사대표적 sequential logic 중 하나인 플립플롭에는 SR플립플롭, D플립플롭, JK플립플롭 등이 있다. 먼저 SR플립플롭에 대해 알아보자. SR플립플롭은 SR래치 ... reset이라 부른다.Sequential logic은 기본적으로 always 구문으로만 모듈 작성이 가능하다. 또한 sensitivity list에는 clock, resetN 등

리포트 | 21페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
창의적 컴퓨팅 산출물 기반 알고리즘 교육 방법 (Educational Method of Algorithm based on Creative Computing Outputs)

한국실천공학교육학회 허경

논문 | 8페이지 | 무료 | 등록일 2025.05.04 | 수정일 2025.05.16

다운로드
철도차량 배선절감 방안 및 효과분석에 관한 연구 (A study on the wire reduction design and effect analysis for the train vehicle line)

한국산학기술학회 이강미, 김성진

논문 | 7페이지 | 무료 | 등록일 2025.05.07 | 수정일 2025.05.17

다운로드
전자전기컴퓨터설계실험3 - 결과레포트 - 실험10 - MOSFET(CMOS Inverter) (A+)

" 나. ResuSFET 트랜지스터를 사용하여 CMOS Inverter를 설계할 수 있고, NMOS Bias Circuit에 대해 알아본다.나. Essential Backgrounds ... (Required theory) for this Lab(1) Inverter(가) Logic GateDigital Logic에서 Inverter는 NOT Gate로 동작한다. 이 Gate ... 는 0을 받으면 1을 출력하고, 1을 받으면 0을 출력한다.그림 SEQ 그림 \* ARABIC 1 - Inverter Logic GateBoolean Expression으로는 다음

리포트 | 15페이지 | 2,000원 | 등록일 2020.11.26 | 수정일 2020.11.29

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기