• 통합검색(2,061)
  • 리포트(1,778)
  • 자기소개서(165)
  • 시험자료(49)
  • 방송통신대(47)
  • 논문(15)
  • 서식(4)
  • 이력서(3)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

전기회로설계실습 중앙대 전기회로 4 DMM RC회로의 시정수 전기회로설계 LPF와 HPF 설계 예비 전자회로설계실습 중앙 전자 mosfet oscillator 설계
EasyAI “디지털집적회로” 관련 자료
외 950건 중 선별하여 새로운 문서 초안을 작성해 드립니다
생성하기
판매자 표지는 다운로드시 포함되지 않습니다.

"디지털집적회로" 검색결과 1-20 / 2,061건

  • 자료 표지
    디집적, 디지털집적회로설계 이론과제 인하대
    리포트 | 3페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 2주차 인하대
    하는 것이기 때문에 아직은 생소하게 느껴지지만 많은 연습을 수반한다면 금방 익숙해 질 수 있을 것 같다.디지털집적회로설계 실습 2주차 과제
    리포트 | 7페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 11주차 인하대
    로 구성되어 있다. 트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 구했을 때 에서 을 만족한다() 따라서 ... 했던 signal을 그대로 사용했다.M1000 부터 M1011까지 총 12개의 트랜지스터가 정상적으로 사용되었고 inverter에선 width 비율이 2:1을 만족하고 XOR 회로 ... 는 부분이 있고 poly contact와 Metal1 사이에도 겹치는 부분이 존재하기 때문에 실제의 회로에선 capacitor가 생성될 수밖에 없다. Capacitor를 줄이기 위해서
    리포트 | 10페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 9주차 인하대
    하는 element들이 없기 때문에 전력은 음수가 나오거나 매우 작은 값이 출력된다.고찰이번과제는 HSPICE로 단순 회로 구동만을 검증하는 것이 아닌 propagation delay와 power
    리포트 | 9페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 4주차 인하대
    키나 각 부분에서 어떤 명령어를 입력하고 어떤 painting을 해야 하는지도 확실히 더 익숙해졌고 좀 더 복잡한 회로들을 layout 하다 보면 실력이 더 향상 될 것으로 기대된다.디지털집적회로설계 실습 4주차 과제 ... 이 아닌 2:2로 되어있다. 우선 CMOS 회로에서 load capacitor가 충전되고 방전되는 시간이 같아야 하므로 NMOS와 PMOS의 저항이 동일해야 한다. 이를 식으로 표현
    리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 13주차 인하대
    한 Layout의 회로이다.NAND gate에 각각 4개의 트랜지스터가 사용되고 inverter에 2개의 트랜지스터가 사용되므로 D-FF을 구현하는데 총 36개의 트랜지스터가 사용 ... 된 형태이기 때문에 회로를 직관적으로 이해하며 layout을 작성하기가 편했다.우선 NAND gate의 Transistor size부터 결정해보자.그림3은 NAND gate 회로이 ... )가 진행되도록 했다.그림10과 그림11은 추출한 4-bit RCA with DFF 코드의 회로 구현부다. M1000 트랜지스터부터 M1615까지 총 616개의 트랜지스터가 사용
    리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 3주차 인하대
    한 회로가 아니어서 비교적 쉽게 진행할 수 있었고 tool을 다루고 단축키를 사용하고 좀 더 익숙해 지는 부분에 있어서는 더 많은 연습이 필요할 것 같다.디지털집적회로설계 실습 3주차 과제
    리포트 | 4페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 10주차 인하대
    활성화 등 조작법도 많이 익힌 것 같아 의미가 많은 과제였다.디지털집적회로설계 실습 10주차 과제 ... 은 상하좌우 최소 4칸의 간격을 유지하도록 그렸다.다음으로 transistor level에서 nand의 회로를 작성하면 다음과 같다.이 경우 과제의 조건대로 mobility의 비율 ... ontact의 간격은 최소 4칸이상씩 떨어져 있도록 하면서 면적을 최소화 할 수 있도록 최대한 최소사이즈를 사용했다.그림5는 inverter의 transistor level 회로다
    리포트 | 6페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 12주차 인하대
    가 사용되어 총 28개의 트랜지스터로 구성되어 있다.트랜지스터 레벨 회로를 살펴보면, 과제의 조건대로 mobility의 비율 를 만족하도록 transistor의 size를 결정 ... 했다. 우선 출력 carry cout을 결정하는 회로단부터 살펴보자.그림2는 cout을 결정하는 회로이다. 트랜지스터의 size를 결정하기 위해서는 pull up network ... 와 비교했을때도 동일한 delay가 결정되어야 한다. Inverter의 경우 pull up, down network에 각각 1개의 트랜지스터가 연결된 회로이다. 이제 !cout
    리포트 | 17페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    디집적, 디지털집적회로설계 실습과제 7주차 인하대
    inverter를 작성했다. 트랜지스터 레벨 cmos 회로를 보고 작성했고 두개의 MOSFET으로 작성했다. 작성은 이전 과제에서의 inverter 구현과 같다. NAND gate ... 도 마찬가지로 이전과제에서 이미 구현을 했고 트랜지스터 레벨 cmos 회로를 보고 작성했다. AND gate는 회로도 그대로 NAND의 출력을 out1로 받아 inverter의 입력 ... gate는 NAND와 INV를 사용했다.다음은 OR gate의 subckt이다. 마찬가지로 아래의 트랜지스터 레벨 cmos 회로를 보고 작성했다.출력이 아닌 노드는 w로 선언
    리포트 | 8페이지 | 1,500원 | 등록일 2021.08.31
    다운로드 장바구니
  • 자료 표지
    전자회로실험 결과보고서 디지털집적회로
    실험22. 디지털 집적회로1. 실험제목디지털 집적회로: AND, OR, NAND, NOR gate2. 목적1) AND gate와 OR gate가 복합된 회로의 진리표를 실험 ... Voltage Transfer Charateristic그림 1과 같은 회로를 구성하고 Vin 전압을 바꾸어가며 Vout을 측정한다. 그림 2와 같이 M2와 M1의 병렬로 연결 ... 하는 개수를 변경하여 다음을 반복한다. 0.1V단위로 측정하다가 급격하게 변하는 곳에서 0.01V 단위로 측정한다.? Propagation Delay 측정그림과 같이 회로를 구성하고 신호
    리포트 | 8페이지 | 3,000원 | 등록일 2019.10.03
    다운로드 장바구니
  • 자료 표지
    실험예비42 디지털집접회로
    실험 42 . 디지털 집적회로 : AND,OR 게이트Ⅰ. 기초이론ⅰ. AND , OR 게이트 특성AND 게이트의 동작은 입력의 수와는 무관하다. 즉, 높은 출력을 얻기 위해서 ... 을 나타낸다면 AND 게이트의 영향을 받게 되는데, A,B 모두 높은 출력일때만 출력이높게 나타내어 OUTPUT 에 영향을 미치게 된다.ⅱ. 부울식부울대수는 논리회로와 함께 사용되는 특수 ... 출력 C를 갖는 OR 연산 -> A + B = Cⅲ. IC 게이트TTL 소자라 불리우며 가장 범용적인 디지털 IC군으로 알려져있다.7408의 경우 4개의 AND 게이트를 보유
    리포트 | 5페이지 | 1,000원 | 등록일 2010.06.14
    다운로드 장바구니
  • 자료 표지
    디지털 집적 회로 AND 예비레포트
    디지털 집적 회로 AND, OR 게이트1. 실험목적1) AND, OR게이트의 특징과 기호를 이해한다.2) 구성된 AND 게이트와 OR 게이트를 실험을 통해 진리표를 작성한다.3 ... 이 필요하다.예) 기본적 논리회로(디지털 논리회로 시간때 배웠었던 내용이다.)2) 게이트게이트(gate)란, 한 개 이상의 입력 신호를 받아 한 개의 출력 신호를 내는 전자회로이 ... 다. 디지털 회로에서 특정 노드의 값은 ‘1’ 또는 ‘0’로 나타낸다. 정논리(Positive Logic)에서는 상대적으로 높은 전압을 ‘1’로 상태로 간주하며, 상대적으로 낮은 전압
    리포트 | 4페이지 | 4,000원 | 등록일 2009.03.11
    다운로드 장바구니
  • 자료 표지
    디지털 공학 개론 ) 고정기능 IC의 집적도에 따른 분류해 보고, 각 사용 용도 할인자료
    ) 김익수. 디지탈 논리회로. 서울: 집문당, 1996. 5) 한국정보통신기술협회공식홈페이지.정보통신용어사전.집적 회로, 集積回路, Integrated Circuit, 1) (디지털 ... 용도도 살펴보고 실제 그림도 알아볼 수가 있었다. 그래서 그러한 디지털 공학적인 개념을 좀 더 확실히 잘 알 수가 있었다. 이 리포트의 주제를 통해 모놀리식집적회로와 집적회로라는 ... ) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.20 7) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.21 8) 김익수. 디지탈 논리회로. 서울: 집문당, 1996.p.23
    리포트 | 5페이지 | 5,000원 (5%↓) 4750원 | 등록일 2024.10.24
    다운로드 장바구니
  • 자료 표지
    디지털집적회로 D Flip-Flop 설계도 및 시뮬레이션 결과
    Digital Integrated Circuits1. Rising-edge triggered D-Flip Flop(a) Functionality of D-FFTII1T2I2I4I
    리포트 | 4페이지 | 2,000원 | 등록일 2023.01.30
    다운로드 장바구니
  • 자료 표지
    디지털집적회로 inverter 설계도 및 시뮬레이션 결과
    Digital Integrated Circuits0. Description of my designThere are various type of inverters
    리포트 | 9페이지 | 2,500원 | 등록일 2023.01.30
    다운로드 장바구니
  • 자료 표지
    디지털 집적회로 (Model Sim) 과제 및 코드
    ①Only above 8 lines printed②Double the sizes of RAM and ROM(for the given "rom.data")③Double the sizes of RAM and ROM(for the modified "rom.data")
    리포트 | 5페이지 | 2,000원 | 등록일 2021.06.14
    다운로드 장바구니
  • 자료 표지
    성균관대학교 디지털집적회로설계 cad과제 1
    2. Process corner AB에서 A는 nMOS의 전자의 mobility, B는 pMOS 그것이다. N은 normal, S는 slow, F는 fast를 의미한다. 빠른 pmos와 느린 nmos(SF)를 사용하면 Vout이 방전되는 속도가 느려지고 VIL이 증가하..
    리포트 | 7페이지 | 1,500원 | 등록일 2021.05.31 | 수정일 2021.06.01
    다운로드 장바구니
  • 판매자 표지 자료 표지
    서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA
    디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... 해 디지털 논리 회로를 구현할 수 있다.이렇게 truth table을 통해 기본적인 논리 함수들의 입, 출력 값을 확인할 수 있다.2.2 Transistor-Transistor ... - Gates를 이용해 논리 함수를 최적화해본다.- Wired OR logic의 특성과 활용 방법에 대해 이해한다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다
    리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18
    다운로드 장바구니
  • 판매자 표지 자료 표지
    삼성전자 회로설계 자기소개서 (2)
    1. 삼성전자를 지원한 이유와 입사 후 회사에서 이루고 싶은 꿈을 기술하십시오. (700자)컴퓨터 구조와 디지털 회로에 흥미 있어서 삼성전자 S.LSI 사업부에 지원 ... 와 어셈블리 언어에 대해 배울 수 있었습니다. 수업을 수강한 뒤에 방학 동안 직접 8-bit 프로세서를 설계하였습니다. 부족한 내용은 디지털 회로 교과서, 인터넷 등을 찾아가며 스스로 ... 의 특성부터 시작하여 디지털 회로, 논리 게이트, 컴퓨터 구조까지 궁금했던 내용과 더욱 심화된 내용을 전공과목으로부터 배울 수 있었습니다.진로 선택 이외의 동아리 활동의 장점은 협업
    자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.05
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 06월 25일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
4:15 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기