"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험 기초디지털실험2 디지털논리회로 전전설2 FPGA PLD 종류 장단점 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 241-260 / 687건

디지털논리회로실험(Verilog HDL) - Adders

: ...⑵ Big truth table with numerous 1s/0s yields big logic-Plot shows number of transistors for N-bit ... an 2B) Implement as circuit4) Carry-Ripple Adder⑴ Using half-adder and full-adders, we can build ... Ripple Carry Adder? 실험목적: 4-bit Ripple Carrry Adder를 구현한다.? 실험내용(1) SummaryFigure 2a shows a circuit

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
기초회로실험1 Lab 12 Full Adder Report

* Introduction1. 목적Full Adder circuit을 구성하고 논리식을 보인다.2. 과정logic lab unit, quadruple 칩을 사용하여 회로를 구성 ... 하고 전압을 가했다.logic lab unit: 빵판과 여러 기능으로 구성된 유닛anode: LED가 0일 때 켜지는 모드/ cathode: LED가 1일 때 켜지는 모드빵판: 여기 ... *************10111010001101101101011111* DISCUSSION & CONCLUSION몇 개의 칩과 logic unit을 이용한 실험에서, full adder 회로

리포트 | 5페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
연세대 전기전자 기초실험 chapter. 8 (2017년판) 예렙+결렙

1. Text1-1. Theory We made Combinational Logic circuit in this experiment. Combinational Logic is ... Logic circuit that form is combined without memory. We made 7-segment LED and ALU by verilog and It ... number.In ALU, 7-segment, logic operation and arithmetic operation is used. 7-segment is mentioned

리포트 | 13페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
영문 자기소개서

about Semiconductor Processing and MOS(Metal Oxide Semiconductor) digital circuit design to the ... Circuit Experiment", I was in charge of the experiment course for sophomore students. Through this ... Circuit and learned a teaching method. In 2005, when I was attended a first semester of M. S. Program

자기소개서 | 3페이지 | 3,000원 | 등록일 2020.06.19 | 수정일 2022.01.19

다운로드 장바구니
[컴퓨터과학과] 2018년 1학기 디지털논리회로 출석대체시험 핵심체크

시스템의 설계 및 논리회로(1) 디지털 시스템의 설계① 회로설계(circuit design) 단계: 능동소자와 수동소자를 연결시키는 단계② 논리설계(logic design) 단계: 논리회로를 만들기 위해 논리소자들을 연결시키는 단계- 중략 -

방송통신대 | 29페이지 | 5,000원 | 등록일 2018.05.15

다운로드 장바구니
순서적 역방향 상태천이 제어에 의한 역추적 비터비 디코더 (Trace-Back Viterbi Decoder with Sequential State Transition Control)

implementation of the peripheral logic circuit for the control of memory access is not required, and memory

논문 | 12페이지 | 무료 | 등록일 2025.06.10 | 수정일 2025.06.16

다운로드
verilog 7주차 Tri State buffer SRAM 보고서

SRAM Cell logic circuit다음 [그림 2]는 SRAM에서 기억장치를 담당하는 6T SRAM Cell을 나타낸다. 회로에서 확인할 수 있듯이 하나의 Cell에는 6개 ... inverter들이다. [그림 3]은 이러한 cross-coupled inverter를 logic circuit으로 표현한 것이다.2. 실습 내용 : Verilog Code 및 주석Tri ... 은 저항값(임피던스값) 을 의미한다. 이 상태에서 로직 게이트는 0이나 1의 로직을 전부 가지지 않고 open circuit 되어있다. (도선이 끊겨있다고 생각한다.)Tri State

리포트 | 14페이지 | 1,000원 | 등록일 2018.12.27

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

initialization of memories/FFs-Inappropriate for combinational logic-Usually cannot be synthesized⓶ Always ... 을 사용하여 counter를 구현해본다.(1) SummaryDesign and implement a circuit that successively flashes digits 0

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서

를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
기초회로실험1 Lab 14 D Flip-Flop Report

* Introduction1. 목적D Flip-Flop circuit을 구성하고 논리식을 보인다.2. 이론 및 도구logic lab unit : 빵판과 여러 기능으로 구성된 유닛 ... 의 칩과 logic unit을 이용한 실험에서, D Flip-Flop 회로를 구성하여 논리식을 보였다. 위와 같이 D Flip-Flop의 rising edge에 반응하는 성질을 보였고, pre-report와 동일한 값이 나오므로 실험을 성공적으로 완수했다고 생각한다.

리포트 | 8페이지 | 2,000원 | 등록일 2019.08.01

다운로드 장바구니
standard cell methodology / ASIC / custom design / 중요 EDA tool 벤더들과 매출액 조사 과제

이 이루어진다.2. ASICApplication Specific Integrated Circuit. 1984년경 DATA QUEST社가 처음 사용한 용어이다. 주문형 반도체로서 특정 용도 ... 에서 PLD(Programmable Logic Device)를 ASIC의 한 종류로서 구분하기도 하는데, PLD란 논리게이트에 대해 사용자가 직접 프로그래밍 하여 조합하는 방식으로, 사용

리포트 | 2페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
판매자 표지

설계 소프트웨어 실습 PSPICE 레포트

Electronic Circuits, by Agarwal and Lang 303p, P5.2회로도(입력을 Vpulse로 대체함)시뮬레이션 설정시뮬레이션 결과보라색 선 ? 입력녹색 선 ? 출력 ... digital ciruit 5.2digital logic and computer design by morris mano, 69p P2-2(a), (b)는 전압 해석 (c), (d

리포트 | 26페이지 | 1,500원 | 등록일 2020.03.25

다운로드 장바구니
[디지털공학] "아날로그와 디지털, 샘플링, 부울대수, 드모르간의 법칙, 최소항, 최대항" 레포트

(Combinational Logic Circuit) : 디지털 논리회로 중 가장 간단한 형태로 조합 회로의 출력은 단순히 현재 입력의 조합에 따라 결정되는 디지털 전자회로이 ... 표)3. Boolean (Equation)4. Reduction (간소화, 최적화)순차 논리회로(Sequential Logic Circuit) : 과거의 입력과 현재의 상태 값 ... ]정 논리(Positive Logic)0과 1 사이에서 변하는 값으로 물리적으로 높은 값의 양을 논리레벨 “1”로 하는 논리를 말한다.부 논리(Negative Logic)0과 1

리포트 | 10페이지 | 1,000원 | 등록일 2019.03.25 | 수정일 2019.04.01

다운로드 장바구니
[연세대학교 물리학과 물리학실험(A-1)] 3번 실험 결과레포트 (연세대학교 물리학과 전공필수 실험과목)

Physics Lab (A-1)Final Report< Lab 3. Diode Circuits >Experimenter***ID Number**********Major ... presented by LC resonant circuits. We may calculate the resonant frequency of a specific circuit that ... we design, where output is in phase with input. Also we may check the circuit's quality factor and

리포트 | 15페이지 | 5,000원 | 등록일 2019.07.23

다운로드 장바구니
A+ 디지털 시스템 실험 Simple Computer – Data Path <10주차 예비보고서>

연산을 수행한다.- Arithmetic Circuit은 다음과 같은 회로 구성을 통해 구현할 수 있다.A-2 Logic Circuit- Logic Circuit은 입력 A,B ... 에 대해 {S1,S0}의 Selection Bit에 따라 AND, OR, XOR, NOT의 논리 연산을 수행하는 회로이다. 다음은 Logic Circuit의 진리표와 구성도를 나타낸다 ... Circuit, Logic Circuit으로 구성된다.3. Data Path 모듈 구현 및 시뮬레이션- Register File, Function Unit 그리고 MUX B, MUX

리포트 | 7페이지 | 1,000원 | 등록일 2017.07.05

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop

1.관련이론?Sequential Circuit-Output depends not just on present inputs (as in combinational circuit ... ), but on past sequence of inputs?SR Latch-Does the circuit to the right, with cross-coupled.NOR gated ... , do what we want?-How did someone come up with that circuit?Maybe just trail and error, a bit of

리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
조선 선비들의 노후 인생관 (A View of Life in Old Age of Joseon Scholars)

hange in all things through the circuit, the change of yin and yang, and “the end and beginning” extends ... line with this logic of cosmic nature, and therefore, they attempt to contemplate on the

논문 | 28페이지 | 무료 | 등록일 2025.05.23 | 수정일 2025.05.26

다운로드
서울시립대학교-전자전기컴퓨터설계실험2-제02주-Lab01-Pre

Transistor-Transistor Logic Circuit을 구성하는 Gate들에 대해 이해하고, 회로를 구성하여 동작을 확인한다.실험에 필요한 배경 지식AND Gate두 개 ... 여 Sum과 Carry를 Output으로 출력하는 Logic Circuit이다.[Figure 8. Half Adder의 Truth Table][Figure 9. Half Adder ... Circuit이다.[Figure. 10 Full Adder의 Truth Table][Figure. 11 Full Adder의 Logic Diagram]실험 도구TTL

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL

Logic Design using Verilog HDLpost-lab report과목명전자전기컴퓨터설계실험2담당 교수전공 학부전자전기컴퓨터공학부학번성명제출 일자Logic ... ) (07)1.1.3. Logic Value (08)1.1.4. Data Type (09)1.1.5. Operator (12)1.1.6. Gate Primitives (17)1.1 ... Gate (35)2.2. NAND Gate (52)2.3. 3-input NOR Gate (69)Ⅲ. 결론 (83)Ⅳ. 참고문헌 (84)Logic Design using Verilog

리포트 | 84페이지 | 2,000원 | 등록일 2019.10.11 | 수정일 2021.04.29

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

table with numerous 1s/0s yields big logic-Plot shows number of transistors for N-bit adders, using ... kar structure, this type if multiplier circuit is usually called an array multiplier. The shaded ... areas in the circuit correspond to the shaded columns in Figure 2c. In each row of the multiplier AND

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기