"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험 기초디지털실험2 디지털논리회로 전전설2 FPGA PLD 종류 장단점 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 321-340 / 692건

VHDL : SOP (Sum-of-products) / POS (Product-of-sums)

에 대한 truth table과 logic circuit을 그리시오.▶ 진리표ABCY00010010010001111001101011001110▶ Logic Circuit1) Sum of ... ; /Library contains standard VHDL logic typesUSE ieee.std_logic_1164.ALL;ENTITY SOP IS /port의 입력과 출력을 정의 ... PORT(a, b, c : IN STD_LOGIC;y : OUT STD_LOGIC);END SOP;ARCHITECTURE majority OF SOP IS / VHDL에서 설계의 입력, 내부신호사이의 관계BEGINy

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.20

다운로드 장바구니
부울 대수 논리식의 간소화 - Schematic 예비보고서

- 논리회로(Logic Circuit)을 구현할 때 함수를 이용하면 바로 Logic Gate를 사용하여 회로를 구현하는 것보다 용이하다. 논리연산자를 함수로 표현할 때 다음과 같이

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.31

다운로드 장바구니
[예비]실험2. CMOS 회로의 전기적 특성

하는 시간)Transition time은 안정되어 있는 입력 신호에 반응을 할 때 2개의 다른 안정된 상태 사이에서 전환할 필요가 있는 시간이다. 즉, Logic circuit ... 2. CMOS 회로의 전기적 특성?실험목적1. CMOS 회로의 전기적 특성을 이해한다.?실험이론? Logic levels & DC noise margins(논리 소자의 logic ... ? Capacitive load(AC 또는 Switching 특성)? 전달지연(Propagation delay ? 입력이 출력으로 전달되는 시간)Digital circuit

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
메카트로닉스-LAB #6 (Basic C Practice Using AVR-2)

circuit3GNDGROUNDLCD contrast for logic circuit4RSPA0Instruction data selection5R/WPA1Read/write selection ... ATmega 128 연결방법PIN NO.SYMBOLCONNECTIONDESCRIPTION1GNDGROUNDGround2VCC+5VPower supply for logic ... 이 되면 m>=10이 출력되었다. 표3은 그 결과에 대한 사진이다.Exercise04: IF-ELSE IF, Logical operators eq \o\ac(○,1

리포트 | 14페이지 | 3,000원 | 등록일 2014.01.28

다운로드 장바구니
전압전류원과 계측기의 사용 2

(logical circuit)의 스위칭에 관련하여 사용되고 있다. 또 Hyperlink "http://terms.naver.com/entry.nhn?docId=851673&ref ... circuit) 또는 기계나 Hyperlink "http://terms.naver.com/entry.nhn?docId=857695&ref=y" 프로그램을 자동으로 Hyperlink ... 경우에서 Short circuit의 경우 저항이 거의 없는 상태이기 때문에 신호가 나오지 않고, Open circuit은 위의 결과처럼 신호가 아예 나오지 않는다. 1k의 하나

리포트 | 35페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
메트랩을 이용한 업다운 카운터 밀리모델

을 설계한다Ⅲ. 과제의 이론적 배경sequential logic circuit는 조합논리 회로와 메모리가 합쳐진 형태를 말할 수 있다. 그중에서 synchronous동기식 회로 ... 하여 Simulation 결과를 확인한다.Clock-mode Sequential Circuit의 일반 모델로 결과를 확인한다.Ⅱ. 과제의 필요성동기식 카운터의 장점은 n개로 구성

리포트 | 10페이지 | 1,000원 | 등록일 2016.11.25

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트 ... 을 수행할 수 있다. 특히 2진수에서는 0과 1밖에 없기 때문에 곱셈의 연산이 매우 간단해진다.2. Design-Describe what your circuit doesS0~S5

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

는 입력 m과 y의 xor 결과를 의미하고 C_sig는 m과 ci의 xor 및 c1, c2, c3을 의미한다.3)(2)설계 과정패키지 std_logic_1164를 사용하기 위해 ... IEEE라이브러리를 설정하고 std_logic_1164를 불러온다. 그리고 entity를 설정한다.포트는 in 데이터형으로 x, y, ci, m를 지정하고 out 데이터형으로 s, co ... 는 이진수 표현법 4)(4)Discuss how your circuit works이론값과 비교해보자.1)이론값1)x=0101, y=0011, ci=0 일 때 *s=10002)x=0011

리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
가상화 기술과 LTE 기술

된 서비스 제공이 가능하다. 이러한 구조를 지원하기 위해서 네트워크 장비는 기존의 logical router개념에서 한 단계 진보한 자동 관리기능과 virtual routing ... 을 위한 다양한 기능들을 개발하고 있다. 플로(flow) 기술은 session, tunnel, circuit 등과 유사한 개념으로, 사용자 또는 서비스 단위로 패킷을 분류하여 같

리포트 | 10페이지 | 3,000원 | 등록일 2018.08.29

다운로드 장바구니
EPROM을 이용한 조합형(Combinational)과 순차형(Sequential) 회로 디자인 보고서 (컴퓨터 아키텍쳐 실습 보고서)

Sequential logic circuit을 review하고 EPROM을 programmable logic device로 활용할 수 있음을 안다.2. 내용4bit*4bit ... Computer Architecture LabLab 01: Combinational and Sequential Circuit Design Using an EPROM1. 실험 목표 ... multiplier는 gate level digital circuit을 이용하지 않고 설계해둔 multiplier program을 EPROM에 설치하여 구현한다. 생성할 sequence

리포트 | 4페이지 | 1,000원 | 등록일 2013.03.08

다운로드 장바구니
1장 . 디지털 논리회로 예비지식

에 의한 기본펄스파형▶ Edge trigger- Rising edge에서 제어신호 변함- Failing edge에서 제어신호 변함● Digital Integrated Circuit ... (IC)▶ Small Scale Integrated (SSI) Circuit- one package에 10개 이내의 게이트를 갖는 IC▶ Medium Scale Integrated ... (MSI) Circuit- one package에 10~100개 이내의 게이트를 갖는 IC▶ Large Scale Integrated (LSI) Circuit- one package

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
[논리회로실험] 실험7. shifter

Describe what your circuit does이번에 설계할 회로는 'Shifter'이다. 이번 'Shifter'는 'Circular Shifter', 'Logical ... Shifter', 'Logical Shifter' 그리고 'Arithmetic Shifter'이다. 즉, Clock이 rising edge일 때마다 지정해준 상태에 맞는 shift를 수행 ... 다.· Logical Shifter이 shifter는 shift 연산 시 최상위 혹은 최하위 bit를 0으로 만드는 shifter이다. 즉, 빈 자리를 0으로 채운다는 뜻이다. 그림으로 표현

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
Flip-flop and Counter Design

circuit called a synchronous counter. This uses more complex logic to ensure that the outputs of the c ... used for the implementation of an arbiter in asynchronous circuits.?Reference-Contemporary Logic ... JK Master/Slave Flip-flop, 4-bit bi-directional shift register, synchronous mod-10 counter circuit

리포트 | 5페이지 | 1,500원 | 등록일 2012.11.27

다운로드 장바구니
2012년 1학기 디지털논리회로 기말시험 핵심체크

로 유지되므로 높은 안정성 ⑤ 견고성: 잡음 등에 강함 ⑥ 정확성: 논리적인 처리로 정확한 결과 도출 (3) 디지털 시스템의 설계 및 논리회로① 회로설계(circuit design ... ) 단계 ② 논리설계(logic design) 단계 ③ 시스템 설계(system design) 단계 ④ 실제적 설계(physical design) 단계 - 중략 -

방송통신대 | 68페이지 | 7,500원 | 등록일 2012.06.20

다운로드 장바구니
[디지털시스템][VHDL] Garage Door Opener Controller 설계(차고 문 설계)

OutputMU001000MD0101002) Logic Minimization이 부분은 espresso 프로그램을 이용하였다. espresso 프로그램을 이용하여 MU, MD, X ... +, Y+, Z+의 Logic minimization을 거친 Boolean function을 구하였다.하나의 예로 Z+를 구하는 과정을 보이면 아래와 같다.우선 text파일 ... `AUL` + X`YZAZ+ = Y`Z`AUL + XY`Z`A + X`ZA` + Y`ZA` + X`Y`Z4) Logic Gate위의 식들을 가지고 Logic gate를 만들면 아래

리포트 | 6페이지 | 2,000원 | 등록일 2014.05.07

다운로드 장바구니
전기전자기초실험 FSM Design Experiment 결과레포트 (영어)

. Questions① Do some research on the circuits using Mealy machine and Moore machine.Mealy machineIn the ... electronic Moore machine includes a combinatorial logic chain to decode the current state into the outputs

리포트 | 9페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
실험2 제10주 Lab08 Pre Counter & 7Segment & Piezo

. Method1) Procedure of Lab 1① 4-bit Up Counter With 7 Segment의 Logic Circuit과 Truth table을 바탕으로 4-bit ... Piezo의 Logic Circuit과 Truth table을 바탕으로 7 Segment With Piezo의Verilog Code를 작성한다.② 각 Element들에 알맞은 Pin

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.14

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

pecifications : input and output informationentity LCD_test isport (rst: IN std_logic;clk: IN std_logic;LCD_A ... :로 LCD_D는 값을 입력받아서 뒤에 나올 LCD_DB에 입력시키는 변수이다.각각 다음과같이 변수를 선언한다.signal load_50 : std_logic;signal clk ... _50 : std_logic;signal cnt_50 : std_logic_vector (11 downto 0);signal lcd_cnt : std_logic_vector (8

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털 1장 예비보고서

기초전자회로설계및실험13주차 예비 보고서(논리회로의 기초 및 응용)학번성명1. 실험내용p139에 있는 논리회로에서 logic gate 부분에 여러 논리게이트를 넣어 실험하면서 p ... , Integrated Circuit: IC)집적회로(Integrated Circuit: IC)는 트랜지스터, 저항, 콘덴서류를 고밀도로 집적하여 패키지화한 것이다. 트랜지스터나, 저항기, 개별

리포트 | 11페이지 | 1,000원 | 등록일 2016.10.07

다운로드 장바구니
PLC

프로그램의 길이가 길어지면 길어질수록 그 프로그램이 복잡해져서 사용자가 사용하기에 불편하다. LD언어는 Relay Logic의 형태와 유사하기 때문에 프로그래밍하기에는 IL언어 ... 보다 친밀성을 가지고 있지만 Logic형태의 구문만으로는 일반 프로그래밍 언어가 가지고 있는 수식구문이나 제어구문을 나타내기에는 부적합하고 기존 프로그래밍 개념에 익숙한 사람들은 그 방식 ... Logic의 형태와 유사하기 때문에 프로그래밍하기에는 IL언어보다 친밀성을 가지고 있다.짧은 프로그램일 경우 간단하고 유용하게 쓰인다.단점Logic형태의 구문만으로는 일반 프로그래밍

리포트 | 9페이지 | 1,000원 | 등록일 2015.12.10

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기