"logic circuit"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

기초디지털실험 기초디지털실험2 디지털논리회로 전전설2 FPGA PLD 종류 장단점 논리회로

판매자 표지는 다운로드시 포함되지 않습니다.

"logic circuit" 검색결과 261-280 / 687건

아주대학교 논리회로실험 실험1 Basic Gates 예비보고서

를 말한다. 다른 말로 논리 게이트(logic gate)라고도 불리며, transistor 나 diode를 작은 반도체 웨이퍼 상에 가공한 집적회로(integrated circuit ... CDOTS ,{bar{(A BULLET B BULLET C BULLET CDOTS )}} =` {bar{A}} + {bar{B}} + {bar{C}} + CDOTS4) Logic Gate ... 의 주요기능Logic GateInputOutput논리식ABFLLLF = A·BLHLHLLHHHLLLF = A+BLHHHLHHHHLLHF ={bar{A BULLET B}}={bar

리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
스마트 신호등 - Smart traffic lights Design - VLSI설계

CIRCUIT ☜ ◆ SIMULATI0ON ☜설계 결과 2 ◆ LOGIC GATE INV 2NAND 3NAND 4NAND DLATCH DFF EXOR MUX설계 결과 2 ◆ RANDOM ... 시뮬레이션 결과 ◆ LOGIC GATE ☜ ◆ RANDOM NUMBER GENERATOR ☜ ◆ REGISTER ☜ ◆ COMPARATOR ☜ ◆ COUNTER ☜ ◆ TOTAL ... ☜설계 결과 2 ◆ TOTAL CIRCUIT BACK ☜설계 결과 2 ◆ SIMULATI0ON BACK ☜설계 결과 2 계획서와 설계작품 비교분석 및 고찰 최대 6bit 를 이용

리포트 | 19페이지 | 3,500원 | 등록일 2017.11.16

다운로드 장바구니
RTO의 실시간 정보수집을 위한 Edge-IoT 시스템 구현 - IoT Data 수집을 위한 아키텍쳐 구현 - (Implementing an Edge-IoT System for Real-Time Information Gathering of RTOs - Implementing Architecture for IoT Data Collection -)

아키텍처(Architecture)를 제시하고 가시화 방법을 구현한다. Edge-IoT 아키텍처시스템은 RTO 운영 모니터링을 제어하는 PLC(Programmable Logic ... interface with PLC (Programmable Logic Control), which controls RTO operation monitoring, and ... facilities interface IoT circuitry to the PLC control panel that controls monitoring. Compatibility and

논문 | 18페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
2018 컴퓨터 구조 과제 1 (chapter 1,2,3)- 단국대학교 소프트웨어학과

omponents(registers, AL circuits, control circuits, memory, I/O,..) in IAS Computer. (in Figure 1.6)3. When ... )①Arithmetic-logic unit(CA)- AC and MQ(Accumulator and Multiplier Quotient):일시적 피연산자 및 ALU연산 결과를 저장하는데

리포트 | 5페이지 | 2,000원 | 등록일 2020.05.22

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제07주-Lab06_Pre

.24학번이름Professor조교IntroduceObjectUnderstand Combination Logic Circuit containing Flip-flop, and ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ7주차. Sequential Logic Design, Flip-Flop, Register and SIPO실험 날짜2016. 10 ... program this circuit with Verilog.Background KnowledgesFlip-flopFlip-flop is a circuit that has two stable

리포트 | 6페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
Design Flow of a Digital IC 요약

.Multiplexing scheme and datapth/control path circuit (다중화 방식 및 데이터/제어 경로 회로)- MUX와 De-MUX의 유형, 수량, I ... 된다.- GAUT, C2S, CyberWorkBench, LegUp 등의 tool을 사용한다.RTL/Logic synthesis phase (레지스터 전송 수준/논리 합성 단계)

리포트 | 3페이지 | 1,000원 | 등록일 2020.04.15

다운로드 장바구니
인하대 VLSI simple microprocess of design 레포트

-bits 구조는 8개의 범용 레지스터만을 사용하였고, 다중 사이클 미세 구조에 대한 이해가 필요하다.Flow논리 설계 (Logic Design)최상위 단계에서 칩 인터페이스 ... 다.회로 설계 (Circuit design)회로 설계는 특정한 논리 함수를 구현하기 위해서 트랜지스터들을 배열하는 과정이다. 회로는 개념도 혹은 netlist와 같은 문자 형식으로 표현 ... 는 random logic, datapath, array, analog, I/O 등으로 분류된다.표준 셀 (Standard Cells)표준 셀 라이브러리는 어떠한 법칙과 같다. (nMos

리포트 | 3페이지 | 2,000원 | 등록일 2019.06.22 | 수정일 2020.08.19

다운로드 장바구니
디지털논리회로

circuit using only two Exclusive-ORs and 3 two-input NANDs.truth tables:c:s=c=logic circuit6 ... . Make the truth table of a full adder, minimize the equations by using K-map, and implement the logic

시험자료 | 2페이지 | 1,500원 | 등록일 2012.12.07

다운로드 장바구니
디지털 시스템 실험 Simple Computer 1 - Data Path 결과보고서

. DATAPATH를 설계 및 구현하고 검증한다.실험결과토의DATAPATH는 Register File, Input Logic, Arithmetic Circuit, Logic ... , Arithmetic Circuit, Logic Circuit으로 이루어져 있다.먼저, Input Logic은 4-to-1 MUX를 이용하여 입력 Data를 4가지 경우 중 ... 하나로 출력해 줌으로써 구현한다. 한편, Arithmetic Circuit은 Input Logic과 4bit adder를 이용하여 산술, 논리 연산을 한다. 이 때 S1과 S0

리포트 | 5페이지 | 1,500원 | 등록일 2016.04.08

다운로드 장바구니
전기전자기초실험 Arithmetic Circuit Design 결과레포트 (영어)

compare it with the circuit above.Carry look ahead logic uses the concepts of generating and ... Arithmetic Circuit DesignReportDepartmentYearStudent IDClassTeamName전기전자공학부전기전자공학부221. 4-bit adder ... analyz {A BIGOPLUS B}RMAplusRMB1010RMBRMLEFT ( A`+`BARB RIGHT )plusRMAB1011RMABRMABminus 11100Logical 1

리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
트랜지스터를 이용한 라디오 설계

Digital Logic and Microcomputer Design, Fifth Edition, M.RAFIQUZZAMAN - Laboratory Manual to acoompany ... Electronic Devices and Circuit Theory 10th Edition, Robert L. Boylestad , Louis Nashelsky , Franz J.Monssen{nameOfApplication=Show}

리포트 | 14페이지 | 2,000원 | 등록일 2020.02.14 | 수정일 2020.12.13

다운로드 장바구니
전기전자기초실험 Flip-flop and Counter Design 결과레포트 (영어)

Master/Slave Flip-flop, 4-bit bi-directional shift register, synchronous mod-10 counter circuit, and ... flip-flop, so there is a delay within clock and output.▶ synchronous mod-10 counter circuitSynchronous ... mod-10 counter circuit is counter that is counting from 0000 to 1001 and express the number from 0

리포트 | 8페이지 | 1,000원 | 등록일 2017.12.01

다운로드 장바구니
데이터 통신 정리본

연산과 같다!(서로 같음=0, 다름=1)?Multiplication by2 ^{n}: logical left shift n-bit(3)CRC???1?M(X)?X ^{n-k}=Q ... 를 다양하게 넣어 한꺼번에 여러개를 보냄Chap 9. WAN Technology and Protocols******Circuit Switching&Packet Switching차이점 ... *****(1)Switched Communication Networks: Switch 사용하는 통신망(2)Circuit Swtiching(회선 교환): 유선 전화망을 생각해 보

시험자료 | 6페이지 | 1,500원 | 등록일 2019.03.04

다운로드 장바구니
Lab#07 Sequential Logic Design2

. Referrence101. Introduction가. Purpose of this labSequential Logic Circuit의 작동원리를 이해하고 Verilog HDL을 통하 ... 여 Sequential Logic Circuit을 설계한다. 특히 FSM과 Clocked_Counter에 집중해서 살펴보도록 한다.나. Essential Backgrounds1 ... Pre-Lab ReportLab#07 Sequential Logic Design2@ FSM and Clocked_Counter담당 교수강 상 혁담당 조교박 재 민실 험 일실 험

리포트 | 23페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
2017 컴퓨터 네트워크 중간고사 족보

에서 정의되는 논리적 연결 (logical connection)에 대해 설명하여라. (1)3. 다음의 설명은 TCP/IP Protocol Suite에서 무엇에 대한 설명인지 해당 ... 에 대한 fragmentation② 패킷에 대한 decapsulationg? 송신지 및 목적지 IP 주소 변경? 패킷의 forwarding14. virtual-circuit ... approach에서 포워딩 결정은 패킷 헤더의 어느 값에 의해 결정되는가?① source address② destination address? label of circuit? 답 없음15

시험자료 | 2페이지 | 1,500원 | 등록일 2019.01.01 | 수정일 2020.06.29

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [예비레포트]

의 미0logic zero, or false condition1logic one, or true conditionxunknown logic valuezhigh－impedance s ... wand다중 구동자를 갖는 net이며, ‘wired-and’(즉, open collector logic)의 하드웨어 구현을 모델링하기 위해 사용wor다중 구동자를 갖는 net이 ... 며, ‘wired-or’(즉, emitter coupled logic)의 하드웨어 구현을 모델링하기 위해 사용triandwand와 동일하게 다중 구동자를 갖는 net이며, 하드웨어에서 3

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
Lab#04 Combinational Logic Design 1

. Introduction가. Purpose of this labVerilog HDL을 통하여 Combinational Logic Circuit을 설계한다.나. Essential Backgrounds ... Post-Lab ReportLab#04 Combinational Logic Design 1@ Arithmetic Logic and Comparator담당 교수강 상 혁담당 조교실 ... 1) Combinational Circuit의 정의조합회로는 어떤 시점에 대해서도 출력값이 그 시점의 입력값으로 정해지는 논리 회로를 의미하는데, 조합 논리는 컴퓨터 회로에서 쓰일

리포트 | 24페이지 | 1,500원 | 등록일 2016.09.11

다운로드 장바구니
저전력 VLSI 기술

/18314.pdf [5] https://en.wikipedia.org/wiki/Adiabatic_circuit [6] Energy harvesting https://www.sc ... ] “ 단열회로 ” https://www.researchgate.net/figure/a-Adiabatic-Logic-Gate-b-PFAL-buffer-c-RC-modeling-of

리포트 | 17페이지 | 1,000원 | 등록일 2020.04.29

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습2 [결과레포트]

하는 구문Verilog HDL의 논리값논리값의 미0logic zero, or false condition1logic one, or true conditionxunknown logic ... tate)가 되는 점이 wire와 다름wand다중 구동자를 갖는 net이며, ‘wired-and’(즉, open collector logic)의 하드웨어 구현을 모델링하기 위해 사용 ... wor다중 구동자를 갖는 net이며, ‘wired-or’(즉, emitter coupled logic)의 하드웨어 구현을 모델링하기 위해 사용triandwand와 동일하게 다중 구동

리포트 | 22페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
판매자 표지

VHDL 디지털 시계

한다.· Timebase signal generator circuits(general form)에 대하여 공부한다.· General integer to 7-segment output에 대하여 공부 ... 한다.- watch 모드와 stopwatch 모드의 동작 설명 -●설명기본적인 디지털 시계를 설계하고 이를 이용한 시간 조정이 가능한 control circuits 블록을 설계 ... circuits이 블록은 1 sec, 0.01 sec, 1ms 신호를 발생하는 회로로 디지털시계의 시간 기준 신호를 발생시키는 회로이다. 1sec는 시계를 위한 기본 시간 신호이고

리포트 | 21페이지 | 2,000원 | 등록일 2015.10.16

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기