"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 81-100 / 528건

디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... ~else(Verilog) 또는 if~then~elsif~end if(VHDL) 형식을 배울 수 있다.2. 전감산기의 진리표xyzDB0 ... = ? ?x yz000111100011110010B = x’y + (x ? y)’z3. 전감산기의 블록도4. 전감산기 Verilog 코드1) MyFulladder.vmodule

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
판매자 표지

122. (전공_PT 주제) 반도체 디지털 회로설계 의 개념과 기술동향을 설명한 후, HDL 코딩에 관하여 설명하시오.

도구의 발전으로 코드의 정확성과 디자인의 품질을 향상시킬 수 있습니다.II. H D L 코딩에 필요한 지식(1) 불 대수(Boolean Algebra)불 대수는 디지털 회로 ... 에서 논리 연산을 기술하는 데 사용됩니다. 예를 들어, AND, OR, NOT 게이트의 동작을 이해하고 진리표를 작성하여 HDL 코드로 표현할 수 있어야 합니다.※학사 수준에서는 논리 ... 게이트와 불 대수의 기본 개념을 배웁니다. 논리 연산자와 진리표를 사용하여 간단한 논리 회로를 설계하고 HDL 코드로 표현하는 방법을 학습합니다. 다만, 여기서 언급된 학사, 석사

자기소개서 | 8페이지 | 3,000원 | 등록일 2023.06.09 | 수정일 2024.06.05

다운로드 장바구니
우선순위 인코더 verilog 설계

+d6+d5’d4’d3+d5’d4’d2a0 = d7+d6’d5+d6’d4’d3+d6’d4’d2’d1Verilog 설계1.우선순위 인코더를Verilog 또는 VHDL로 설계하고 다음에 코드를 나타내라.

리포트 | 3페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
서울시립대학교 전전설2 3주차 결과레포트(코딩 성공적, A+, 10점 만점 11점)

an용 프로그램을 작성하기 위한 용어이다. VHDL은 두 가지 중 더 오래된 버전이며, Ada와 Pascal을 기반으로 두 언어의 특성을 상속받았다. Velilog는 비교적 최신이 ... 며, C 프로그래밍 언어의 방식을 따른다. 이러한 특징에 따라 한쪽에서의 장점은 한쪽의 단점이 된다.Verilog는 C를 기반으로 하여 일반적으로 VHDL에 비해 배우기 쉽다. 그 ... 에 반해 VHDL은 배우고, 프로그래밍 하기에 조금 더 어렵다.하지만 Verilog에는 라이브러리 관리 기능이 없다. 이것은 Verilog는 컴파일 과정에서 별도의 파일에 필요

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.16

다운로드 장바구니
서울시립대 전전설2 Lab-03 예비리포트 (2020 최신)

. 배경이론 및 사전조사HDL 기반 설계 방식은 크게 두 가지가 있다. 하나는 미국방성이 주도로 개발한 VHDL이고 다른 하나는 반도체 업계 주도로 개발된 Verilog HDL ... file을 실행한다.8. Impact를 실행해 FPGA를 프로그래밍하고 동작 검증한다.1. Verilog HDL과 VHDL의 장단점을 조사하시오.VHDL은 Top-down(하향식 ... 다. 하지만 매뉴얼이 복잡하여 언어를 이해하는 데에 많은 시간과 노력이 필요한 문제가 있다. 이에 반해 verilog HDL은 보다 언어가 유연하고 간결한 장점이 있어 VHDL

리포트 | 13페이지 | 1,500원 | 등록일 2021.09.10

다운로드 장바구니
디지털설계 실습보고서

디지털 시스템 설계실습보고서 7실습보고서 71. 소스코드library IEEE; //VHDL에서 사용할 라이브러리를 지정하는 명령어use ieee.std_logic_1164

리포트 | 3페이지 | 1,000원 | 등록일 2021.12.28

다운로드 장바구니
논리회로설계실험 스탑와치(stopwatch) 레포트

여 다른 주기를 가지는 또 다른 클록을 만들어 내는 것이다. 분주기를 설정해 주기위한 VHDL 코드에 대해서 알아본다. Count라는 variable을 범위를 설정하여 준다. 그 후 ... 숫자를 표기하는 방법에 대하여 배울 수 있었다. 또한 이후의 실습을 통해 클록 분주기와 디바운싱 코드를 FPGA와 컴퓨터를 연결하여 소스코드를 직접 작동시켜 보았다. 지금까지 배웠 ... 던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다. 클록 분주기를 이용하여 실제 분, 초, 1/100초에 가깝게 클록

리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
논리회로설계실험 라인트레이서 레포트

논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성 ... 된 코드를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 RoV-Lab3000이 잘 동작하지

리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09

다운로드 장바구니
전용 PLD를 가진 새로운 SoC 플랫폼 (A New SoC Platform with an Application-Specific PLD)

ode transformations, and then finally generates synthesizable RTL VHDL code. Although SPARK employs ... 툴이 개발되었다. SPARK는 C코드를 입력받아 코드 이동과 다양한 변형 기술을 이용해서 스케줄하고 최종적으로 합성 가능한 RTL VHDL를 생성한다. 기본 적인 디지털 신호 및 ... developed. It takes a behavioral ANSI-C code as an input, schedules it using code motion and various c

논문 | 8페이지 | 무료 | 등록일 2025.06.15 | 수정일 2025.06.17

다운로드
논리회로설계실험_비교기,MUX,ALU 결과레포트

=00101 xor 01100=0100170~80ns (s=111, NOT) : ｙ＝a -> y=not 00101=11010시뮬레이션 결과 연산이 잘 되었으므로 소스 코드가 제대로 작성 ... 와 프로시저 등 하나의 동작원리를 구현하기 위해서 많은 방법들을 익히게 되었다. 다른 것들은 익숙하나 함수나 프로시저를 vhdl에서 구현해보는 것은 처음이었다. 이 때 가장 눈여겨 본

리포트 | 17페이지 | 2,500원 | 등록일 2021.10.09

다운로드 장바구니
논리회로실험 비교기와 MUX, ALU 결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 비교기와 MUX, ALU1. 실험 목표VHDL의 Subprogram으로서 함수와 프로시저를 사용하여 예비보고서에서 배운 4비트 ALU ... 01Y = A-B프로시저10Y = B-A프로시저11Y = “_____”2) 소스코드Function과 procedure를 사용한 ALU? signed 라이브러리를 추가하여 2의 보수 ... 가 입력되도록 하였고, 다음으로 음수와 음수가 입력되도록 마지막에는 양수와 음수가 되게 하였다. 또한 S의 값의 전체 주기인 400ns의 주기로 입력하였다. 이 숫자들이 소스코드

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 예비레포트 3주차 Lab03 Introduction to Verilog HDL

이론Verilog HDL과 VHDL의 장단점(1) HDL (Hardware Description Language)먼저 Verilog HDL과 VHDL을 포함하는 HDL에 대해서 ... 을 명령하는 소프트웨어 언어인 C, C++, JAVA과 하는 역할이 다르다.(2) Verilog HDL과 VHDLVerilog HDL과 VHDL는 모두 HDL하드웨어 설명언어이다. 두 ... 개의 차이점은 Verilog는 전자 시스템을 모델링하는 데 사용되는 HDL이며 VHDL은 현장 설계 가능 게이트 어레이 및 집적 회로와 같은 디지털 및 혼합 신호 시스템을 설명하기

리포트 | 17페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

design, Charles, Larry L Kinney 7th3. Source & Results1) VHDL Source1-1)Full adder그림4. Full adder 코드 ... )Test bench source그림 6. 4bit adder/subtractor Testbench 코드선언 부분입니다. VHDL에서 만들어 두었던 것을 토대로 Test bench ... 1.목적(Purpose)이번실습에서는 4 bit Full adder(4비트 전가산기)와 Subtractor(감산기)를 직접 VHDL코딩을 통해 구현하는 실습이다. 이론으로만 알

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
논리회로실험 반가산기 전가산기

자일링스 프로그램을 사용하여 VHDL언어로 동작적, 자료흐름, 구조적 모델링, Schematic Design을 사용하여 방식을 이용하여 각 게이트를 설계하고 파형을 살펴본다.2 ... ) 소스 코드동작적 모델링자료 흐름 모델링구조적 모델링구조적 모델링 內 AND, XOR게이트AND 게이트XOR 게이트구조적 모델링에서의 AND게이트와 XOR게이트는 간편하게 자료흐름 ... 로 Schematic을 하였다.4) 테스트 벤치 코드우측에 있는 테스트벤치는 Schematic의 작동 소스이고 좌측에 있는 코드는 각 모델링 방법에 사용된 테스트 벤치이다. 이 두 개의 테스트 벤치

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
4 to 2bit binary encoder 설계 베릴로그

디지털시스템설계 #2 Report2018. 5. 8 제출인코더는 말 그대로 코드를 만드는 회로로, 어떤 정보를 포함하고 있는 여려 개의 입력신호중 단 하나의 활성화된 입력을 표현 ... 한 값도 고려하지 않고 모든 출력값 모두 0으로 내보냄.case,if,for문을 사용한 코드를 검증할 때 공통적으로 사용한테스트밴치 소스코드.//-------------------- ... ;#10 D=4'b1111; EI=0;endendmodule테스트밴치 소스코드 설명 :0111일땐 그대로 대입해서 검증하고, 나머지 x부분은 0과 1 모두 넣어서 모든 경우의 수

리포트 | 18페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
ALU 8bit 설계 베릴로그

했던 8bit adder/subtractor 실험에 사용했던 코드를 다시 사용하도록함.(그림 ㄱ,ㄴ참고) mode값에 상관없이 일단 모든 연산을 모두 수행하고 mode값에 따라 알맞 ... 은 값만 result값에 대입하는 기법으로 설계.그림 ㄱ.그림 ㄴ.8bit ALU 블록 다이어그램 및 mode값 수행 list테스트밴치 소스코드//------------------ ... 값을 출력하도록 함. A와 B값을 같게 주고 equ==1이 출력되는 것 까지 확인. 양수, 음수 모두 같이 검증하도록 함.ALU 소스코드//----------------------

리포트 | 36페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
베릴로그 1-digit BCD counter 설계

의 블록도를 가진 1-digit BCD Counter 코드를 아래와 같이 설계함.1-digit BCD Counter 소스코드inc연산일 땐 Q가 9일땐 Q를 0으로 설정하고 아니 ... : bcd.v// Generated : Thu May 31 13:28:46 2018// From : interface description file// By : Itf2Vhdl

리포트 | 21페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니
디지털 시스템 설계 및 실습 디멀티플렉서 설계 verilog

다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또한 VHDL이 회로로 합성되는 과정을 이해한다.2. 디멀티플렉서의 진리표S1S0Y0Y1Y2Y300I ... 000010I001000I011000i3. 디멀티플렉서의 블록도4. 디멀티플렉서의 Verilog 코드1) DMux.v : case 문 사용module DMux(i, S, y0, y1, y2

리포트 | 5페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
전전설2 3주차 실험 결과레포트

해서호한다.결과적으로 두 언어의 합성 가능한 하위 집합을 보면 기능면에서 매우 유사하지만 Verilog로 작성된 코드는 VHDL로 작성된 동일한 코드보다 성능이 훨씬 뛰어나다.보조 ... 는 VHDL로 미국방성 주도로 개발하였고 엄격한 문법이 특징이고 나머지 하나는 Verilog HDL로 반도체 업계주도로 개발하였고 유연한 문법이 특징이다. 이 중 이번 실험에 사용

리포트 | 23페이지 | 1,000원 | 등록일 2021.11.30

다운로드 장바구니
FSM 머신설계 베릴로그

기 위해.아래와 같이 asim +access +r명령어로 read할 수 있게하고 검정색 네모박스를 다시 시뮬레이션 파형으로 갔다둠.소스코드 및 설명//----------------- ... 2Vhdl ver. 1.22////----------------------------------------------------------------------------

리포트 | 17페이지 | 2,500원 | 등록일 2021.04.09

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기