"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 781-800 / 1,234건

전자오르간 최종보고서

(Mul과 1개의 커패시터가 요구된다.그림에서 보는 바와 같이 555 타이머는 전압분배기, 2개의 비교기, 1개의 RS 플립플롭과 npn형 트랜지스터를 포함하고 있다.전압분배기는 동일 ... 전압이 +2Vcc/3를 초과하면, 상측비교기가 플립플롭을 세트시킨다.Q가 high에서 트랜지스터는 포화되고, 핀7은 접지된다.이 때 커패시터는 R2를 통해 방전하는데 방전 시정수 ... 는 R2C이다.커패시터 전압이 +Vcc>/3보다 약간 적게 감소되면 하측 비교기가 플립플롭을 리셋시킨다.커패시터는 지수함수적으로 전압이 증가하고, 감소하는 UTP와 LTP 사이

리포트 | 16페이지 | 5,000원 | 등록일 2013.04.29

다운로드 장바구니
컴퓨터 구조론 프로젝트 버스차표 발행기에 대해 추상적인 회로 구현[A+ 자료]

천이도와 플립플롭 및 간소화와버스 차표 발행기의 논리 회로도를 그릴 수 있다.방 법입력은 천원짜리만 받고, 최대 삼천원까지 입력을 받을 수 있다.차표를 뽑을 때 잔돈이 있을 경우 ... 11월 2주 ~ 3주주제 설정 및 팀원 내의 역할 부여제안서 제출 및 정보 교환11월 3주 ~ 4주입·출력 변수 결정 및 상태천이도 작성플립플롭 선택 및 간소화12월논리회로도 설계 ... 및 수정 보완최종 수정 보완 후 최종보고서 작성상태표ABX1X2At+1Bt+1Y1Y2JAKAJBKB000000000d0d000101010d1d001000000d0d0011

리포트 | 5페이지 | 3,000원 | 등록일 2010.12.08

다운로드 장바구니
전자오르간 중간보고서

의 RS 플립플롭과 npn형 트랜지스터를 포함하고 있다.전압분배기는 동일저항을 가지므로 상측비교기의 트립점은 UTP=2Vcc/3 이고,하측 비교기의 트립점은 다음과 같다.LTP=Vcc ... 가 충전됨에 따라 스레드홀드 전압(핀6)은 증가한다. 결국 이 스레드전압이 +2Vcc/3를 초과하면, 상측비교기가 플립플롭을 세트시킨다.Q가 high에서 트랜지스터는 포화되고, 핀 ... 7은 접지된다.이 때 커패시터는 R2를 통해 방전하는데 방전 시정수는 R2C이다.커패시터 전압이 +Vcc>/3보다 약간 적게 감소되면 하측 비교기가 플립플롭을 리셋시킨다.커패시터

리포트 | 15페이지 | 5,000원 | 등록일 2013.04.29

다운로드 장바구니
전기회로

로 신호가 들어가서 또 다른 신호를 발생시키게 된다. 그리고 각 자리는 각각 하나의 플립플롭으로 만들면 된다. 각 자리 사이에는 각각의 플립플롭을 연결해 주는 몇 개의 논리게이트로 연결 ... 이 될 수 있다.10진 카운터를 생각해보면, 10진수값 한자리를 표현하기 위해서는 최소한 플립플롭 4개가 필요하게 된다. 따라서 4개의 플립플롭을 기본 단위로 생각할 수 있다. 4 ... 개의 플립플롭은 16가지의 수, 즉 0~15 까지 표현할 수 있는데, 10 이상의 값은 10진수를 벗어나므로, 4개의 플립플롭의 값이 9에서 10으로 변경되는 순간, 윗자리의 수

리포트 | 8페이지 | 1,000원 | 등록일 2009.11.01

다운로드 장바구니
shift register

플롭의 출력 Q는 오른쪽 플립플롭의 입력단자 D에 입력에 클럭펄스가 입력 될 때 마다 레지스터의 내용이 오른쪽으로 한비트씩 이동하며, 직렬입력은 자리이동을 하는 동안에 맨 좌측 플립 ... 해야 한다. 자리이동이 CP입력 보다는 플립플롭의 입력 D를 이용하여 제어된다.자리이동 레지스터가 사용된다면, 외부AND게이트를 사용하여 쉽게 제어할 수 있다2) 링카운터Ring ... 에서 이루어진다.링 카운터(Ring Counter) 첫 단 플립플롭의 출력은 2단으로, 2단 플립플롭의 출력은 3단으로 연결되어 마지막 단 플립플롭의 출력이 첫 단으로 되돌아가도록 연결

리포트 | 5페이지 | 1,000원 | 등록일 2009.11.01

다운로드 장바구니
SHIFT REGISTER 예비보고서

의 출력 Q는 오른쪽 플립플롭의 입력단자 D에 입력-클럭펄스가 입력 될 때마다 레지스터의 내용이 오른쪽으로 한 비트씩 이동-직렬입력은 자리이동을 하는 동안에 맨 좌측 플립플롭 ... -자리이동이 CP입력 보다는 플립플롭의 입력 D를 이용하여 제어 된다-자리이동 레지스터가 사용된다면, 처럼 외부AND게이트를 사용하여 쉽게 제어할 수 있다?링카운터-링카운터는 임의 ... 입력-병렬 출력 시프트 레지스터 74164, 4비트 만능 시피트 레지스터 741944. 실험 순서(1) 디지털 실험기판 위에 7474D 플립플롭 두 개를 사용해서 질렬 입력-병렬

리포트 | 4페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
래치와 플립플롭

, 74S74 D 플립플롭에 관해 회로를 조사하고 setup 및 hold 시간,,와,에 대해 자료값을 조사하고 그 정의를 적어라.⇒1) 74LS732) 74S74(3) [그림 1 ... 설계실습 9. 래치와 플립플롭1. 목적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알 아보고 동작 조건을 확인한다.2. 실험 준비물직류전원장치 ... 04)3. 설계실습 계획서(1) JK Master/Slave 플립플롭의 1‘s catching에 대해 조사하라.⇒ JK 래치의 문제점인 J와 K의 입력이 모두 1이 되면 출력

리포트 | 6페이지 | 1,000원 | 등록일 2010.03.12

다운로드 장바구니
[논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서

있다. 시프트레지스터의 소자는 R-S 플립플롭의 R-S특성 또는 J-K 플립플롭의 J-K특성을 직접 이용하고 있다. 여러 쌍안정 플립플롭들의 체인 연결에서, 쌍안정 플립플롭의 출력 ... (Q와 Q )이 다음 쌍안정 플립플롭의 J-K입력에 연결(Q는 J에, Q는 K에)되어 있다면, 시프트 펄스에 의해 현재의 쌍안정 플립플롭의 출력은 다음단의 쌍안정값을 공급해 주 ... ”1“상태가 점차 빠지게 된다. 이러한 과정은 그 단(stage)수의 두배를 카운트한 다음에 다시 반복하기 때문에, 2N배의 카운트능력(여기서 N은 레지스터를 이루는 플립플롭의 단

리포트 | 14페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
일발펄스

력을 기르는 실험중 ttl74ls00을 이용해 4비트 시프트 레지스터를 구성하고 각 플립플롭의 pr과 clr를 high로 하는 실험을 하였으나 실험이 잘 되지 않았다.실험도중 회로 연결 ... 레지스터는 기본기억소자인 D및 JK 플리플롭으로 구성되며 디지털 시스템 내에 데이터를 임시로 저장하는데 사용되거나 디지털 시스템이 응용회로에 매우 중요하게 사용된다. 시프트

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
논리설계 - 레지스터를 MAX-PLUS II 결과 보고서

)의 한 예이다.그림 14-14(a)는 D플립플롭을 이용해서 구성한 우측 쉬프트 레지스터(right shift register)이다. 여기서 각 단의 D플립플롭에 현재 기억되어 있 ... 고찰(레지스터의 의미,사용처)Shift Register 원리플립플롭은 하나의 기억소자가 될 수 있다. 이처럼 계산기내에서 수치나 명령 등의 정보를 일시 기억해 두는 일연의 플립 ... 사용되며 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들어지며 한 플립플롭의 출력은 다음단 플립플롭에 접속된다. 그리고, 클럭은 모든 플립플롭에 동시에 가해져, 데이터의 전송

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
예비레포트10(Logic TimerCounter)

의 레지스터이지만 명칭을 달리하여 레지스터와 구분하는 것이 보통이다.⑵ 카운터는 시프트 레지스터와 마차나지로 일련의 플립플롭을 연결한 회로이다. 카운터회로에서는 주어진 플립플롭 ... 에 대하여 서로 다른 출력상태의 수가 최대로 되도록 회로를 연결하며, 또한 입력펄스에 대하여 출력상태가 규칙적으로 변하도록 한다.플립플롭의 트리거 방식에 따러서 카운터는 비동기식 ... (ripple counter)라고도 하며, 앞에 있는 플립플롭의 출력이 뒤에 있는 플립플롭을 트리거시킨다.⑶ 계수기는 동작 클럭 펄스의 입력 방법에 따라 크게 두 가지로 구분할 수 있

리포트 | 7페이지 | 1,500원 | 등록일 2009.11.27

다운로드 장바구니
실험6결과 Latch&FF

회로라고 할 수 있다. 이러한 회로구성은 추가된 클럭 입력에 대해서 구성된 플립플롭이 한 클럭 펄스가 발생하게 되는 시간 동안 변화하는 입력에 응답하도록 해준다. 앞서 구성한 R ... 에서 입력 Set과 Reset에 동시에 Low의 값을 인가하면 출력이 불명확해진다.(0 1 1) (1 0 1) (1 1 1) Q(t-1)2) D F/F회로의 입력 D가 출력 Q에 그대로 ... transfer되는 F/F이다. Clock에 해당하는 입력 C가 0일 경우, D에 관계 없이 Q(t-1)의 값을 출력하며 이전 값을 유지하는 회로이다.(0 1 0) (1 1 1)3

리포트 | 7페이지 | 3,000원 | 등록일 2014.05.13

다운로드 장바구니
플립플롭및레지스터결과보고서

.2 플립플롭의 특징1.3 플립플롭의 종류1.3.1 비동기식 S-R 래치(latch)1.3.2 동기식 S-R 래치와 S-R 플리플롭1.3.3 D 래치와 D 풀리풀롭1.3.4 J-K ... 풀리풀롭1.3.5 T 풀리풀롭1.4 레지스터(register)1.4.1 시프트 레지스터2. 실험내용 및 결과2.1 실험 1 (D래치)2.2 실험 2 (RS플립플롭)2.3 실험 3 ... (JK플립플롭)2.4 실험 4 (D플립플롭)2.5 실험 5 (T플립플롭)2.6 실험 6 (병렬레지스터)2.7 실험 7 (시프트레지스터)3. 결과 검토 및 의견1. 예비조사 및 실험

리포트 | 14페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
실험 7. 복호기와 부호기 예비 보고서

한다).JK 플립플롭의 J, K단에 ‘1’값을 연결시키면 T 플립플롭과 같은 동작을 하게 된다. 5는 첫 번째와 세 번째의 Q'의 출력이 1이고, 두 번째 Q'의 출력이 0이 되 ... >Excess-3 코드의 각 코드 값을 보수화하면 10진수 9의 보수로 만든 것과 같으므로 자기 보수 코드라 부르기도 한다. BCD 코드의 입력 값을 A, B, C, D라고 하고, 이것

리포트 | 4페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
디지털회로실험 17장. 동기 카운터

?동기식 카운터의 VHDL 기술리스트 8.18은 회로도에 기반한 기술인데 반해 리스트 8.19는 각 플립플롭 [D]의 논리식에 기반한 기술동기식에서는 덧셈 연산자 [＋]를 사용 ... 의 사용법을 익힌다.실험이론1. 2. 동기식 2n진 카운터?4진 카운터의 동작과 회로도4진 상승 카운터의 동작을 고려한 후, 타임 차트에 [Q1], [Q0]를 기입[Q0]의 [D ... ](D0)에는 [ ]를 기입 (회로도에 의해 [D0]는 [ ]에 접속하고 있기 때문)[D1]의 논리식을 구하고(그림 안에 기재), [Q1], [Q0]와 논리식으로부터 [D1]을 기입

리포트 | 13페이지 | 1,000원 | 등록일 2014.04.07

다운로드 장바구니
스톱워치(stop watch) 설계 프로젝트

eccounter7490clearclockcontrol10Hz clockJK 플립플롭 소자를 사용하여 토글기능으로 스위치를 구현 하였다. 처음의 둘의 스위치는 0의 상태를 가지기 때문에 클럭 ... 의 각각 clear단자로 신호를 넘겨주게 된다. 또한 전체 clear 입력이 별도로 존재하여 reset스위치를 통하여 5개의 7490 소자가 모두 동시에 clear되는 구조를 가진다.D ... 7490에서 카운팅된 비트가 모두 D Latch를 거쳐 각각의 7447소자로 들어가 7segment 출력이 되어 나온다. D latch의 Enable을 reset/lap 버튼

리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

다운로드 장바구니
순서 논리 회로 플립플롭( flip-flop) 실험보고서

순서 논리 회로 플립플롭( flip-flop) 실험보고서1. 실험목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보 ... 라고 한다. 순차논리회로의 기본소자는 플립플롭으로서 이 소자는 클럭이라는 입력이 변화하는 순간에만 또 다른 입력값(예를들면, D, T, J, K)의 상태에 따라 출력값이 결정되는 소자이 ... NAND 게이트와 7404 NOT 게이트를 이용하여 회로를 구성하고 D와 CLK를 변화시키면서 오실로스코프로 Q와 Q바의 논리상태를 측정한다.(6) 7474 D플립플롭을 이용

리포트 | 3페이지 | 1,000원 | 등록일 2009.08.06

다운로드 장바구니
실험(1) 플립플롭 예비보고서

제목 : flip-flop1. 목적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(master-slave) 플립플롭 등을 대상으로 하 ... ounter)를 제작하는 등에 널리 응용된다. 일반적으로 플립플롭은 그 입력회로의 구성에 따라서 RS 플립플롭, D 플립플롭, T 플립플롭, JK 플립플롭 등으로 구분된다.2.1 ... 가 그려져 있는 것은 부(negative)의 입력에 대해서 동작을 한다는 의미이다.2.4 D 플립플롭D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터 플립플롭이

리포트 | 10페이지 | 1,000원 | 등록일 2009.04.14

다운로드 장바구니
[컴퓨터시스템/IT/전자] 디지털 논리회로

다.진리표블록도논리 게이트 회로ES0S1D0D1D2D31xx11110001000001010001000100110001순서 논리회로순서 논리 회로는 조합 논리 회로와 플립플롭을 가지 ... 게이트 회로TQ0불변1보수(3) D 플립플롭D(Delay) 플립플롭은 입력 D를 그대로 출력한다. D 플립플롭은 RS 플립플롭의 변형으로 S와 R을 인버터(inverter)로 연결 ... 하여 입력에 D라는 기호를 붙인 것이다. 즉 RS의 R=1, S=0 또는 R=0, S=1 입력만 가능하게 된다.진리표논리 게이트 회로DQ11001. 주종 플립플롭주종 플립플롭

리포트 | 8페이지 | 1,500원 | 등록일 2009.05.19

다운로드 장바구니
디지털공학실험 플립플롭 예비보고서

1. 목적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(master-slave) 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반 ... 플롭은 기억소자로 사용되며, 또한 주파수를 분할하거나 카운터(counter)를 제작하는 등에 널리 응용된다. 일반적으로 플립플롭은 그 입력회로의 구성에 따라서 RS플립플롭, D플립 ... 특성 방정식을 유도 할 수 있다.2.4 D 플립플롭D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터 플립플롭이라고도 한다, 그림 4(a)로부터 알 수 있듯이 D 플립

리포트 | 9페이지 | 1,000원 | 등록일 2009.03.27

다운로드 장바구니

이전10개 35 36 37 38 394041 42 43 44 다음10개

파워링크

신청하기