"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 701-720 / 1,234건

판매자 표지

3.가산기와 감산기[결과]

를 Dual D-type flip-flop이라 한다. 이 소자에는 IC하나에 두 개의 D-플립플롭이 내장되어 있다. D-플립플롭은 클럭신호에 따라 입력 데이터가 출력으로 빠져나가 ... 로는 플립플롭을 사용한다.- 플립플롭은 1비트의 정보를 보관 및 유지할 수 있는 회로이며 순차 회로의 기본 구성요소이다. 컴퓨터의 주기억장치나 CPU캐시, 레지스터를 구성하는 기본 회로중 ... 는데, 입력이 1일 때 클럭이 하이로 올라가는 순간 출력 Q에 1이 다른 출력에는 0이 출력된다.D-type Flip-FlopTruth Table입력출력CLKDQ↑00↑11- D타입 플립

리포트 | 7페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계

9주차 과제순차회로-플립플롭, 레지스터설계1. 설계 배경 및 목표• D 플립플롭과 레지스터의 정의와 특성을 알고 이해한다. • reset과 enable핀이 있는 D 플립플롭 ... 을 VHDL로 어떻게 구현하는지 알아보고 실습하며 시뮬레이션으로 결과값이 옳은지 확인한다. • 주어진 D 플립플롭을 이용하여 4 bit 레지스터를 설계한다. 설계 조건은 c ... 으로 시뮬레이션하여 결과 파형을 확인한다.주어진 D 플립플롭2. 관련 기술 및 이론(1) D 플립플롭 D 플립플롭은 D(데이터), Ck(클럭)의 두 입력을 가진다. D 래치와 달리, 플립플롭

리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
시프트레지스터와 카운터

이동이 발생- 가장 간단한 자리이동 레지스터는 플립플롭만을 사용하여 만들 수 있다.- 각 플립플롭의 출력 Q는 오른쪽 플립플롭의 입력단자 D에 입력- 클럭펄스가 입력 될 때 ... "에 나타나고, 높이 주어진 "데이터 상승"을 각 시간마다 한 단계씩 오른쪽으로 이동한다. 각각 상승되었을 때, 맨 왼쪽("데이터 입력")에 있는 비트는 첫 번째 플립플롭의 출력 ... 10 0 0 0데이터는 'Q' 출력의 각각 플립플롭에 저장되서, 이 배열에서, 4개의 단계 "슬롯"이 가능하며, 그러므로 4 비트 레지스터이다. 이동하는 모양의 생각을 만들기 위해서

리포트 | 20페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
VHDL을 이용한 Shift Register구현

시프트 입력에 따라 데이터를 한 장소에서 오른쪽으로 이동시킨다. 여러종류에 플립플롭중 어떤 것을 사용하여도 무방하지만 우리는 D플립플롭을 사용하여 설계하기로 한다.?Mux ... ) 이다. 우리는 지난 이론시간에 데이터를 저장하는 역할을 하는 플립플롭에 대하여 공부하였다. 하지만 문제의 크기가 커짐에 따라 데이틀 저장 할 때는 플립플롭보다는 레지스터가 사용 ... 된다. 비트의 2진수를 레지스터에 저장하려면 플립플롭이 4개 필요하다. 2진수를 레지스터에 직렬로 입출력할 수 있게 플립플롭을 연결한 것을 시프트 레지스터 (shift

리포트 | 7페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
논리회로

1. 이 론- D Flip Flop (74LS74)D 플립플롭은 RS플립플롭에 약간 변형을 가한 것으로 데이터 플립플롭이라고도 한다.다음 상태는 무조건 입력 D값과 같게 만든 ... 다. 보통 데이터의 지연을 위해 사용하기에 딜레이 플립플롭이라고도 한다.T 플립플롭은 토글(toggle) 플립플롭 혹은 트리거(trigger) 플립플롭이라고도 한다.입력이 들어올 때 ... 74LS74의 경우 상승 엣지이므로 해당 핀이 Low에서 High로 변하는 순간 작동하게 된다.핀 배치도진리표동작 조건- JK Flip Flop (74LS76)RS플립플롭과 T플립

리포트 | 10페이지 | 1,000원 | 등록일 2010.10.09 | 수정일 2017.04.26

다운로드 장바구니
Digital Circuit1-Digital Gate & Flip-flop(결과)

(CLK) PIN11, D의 값으로 PIN12, Q의 값으로 PIN9를 사용한다.PRE와 CLR은 비동기식 제어단자이다.이를 사용하는 이유는 전원이 투입 될 시 플립플롭의 상태 값 ... 이 0인지 1인지 알 수 없기 때문이다. 따라서 플립플롭의 비동기식 제어단자가 사용되는 이유는 원하는 상태로 초기화 하고자 할 때 주로 사용된다.PRE(HIGH) PRE(LOW ... 배운 논리회로와 플립플롭을 실제로 실험해보는 시간이었다. 그냥 이론적으로 알다가 실제로 하니까 재미있었다. 이론적으로 알고 있으니까 실험하는데 있어서 더욱 편한점도 있었다. 그냥 페이지

리포트 | 17페이지 | 1,000원 | 등록일 2013.03.31

다운로드 장바구니
래치,플립플롭,시프트레지스터

와 같이 입력 D 를 직접 S입력에 인가하고, D 입력의 보수를 R 입력에 인가되도록 구성하였다.그림 enable 제어입력을 갖는 D 래치 회로가. 플립플롭(flip-flop)플립플롭 ... 의 입력에 클락 펄스를 인가하기 위해 입력단에 게이트를 추가하여 구성한다.그림 positive-edge trigger로된 SR 플립플롭 회로1) D 플립플롭D 플립플롭은 그림 7과 같이 ... SR 플립플롭의 입력단에 NOT 게이트만 하나 추가되었고, 입력은 오직 D 입력 하나와 클락으로 구성된다.그림 positive-edge trigger로 된 D 플립플롭 회로입력

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.18 | 수정일 2014.12.22

다운로드 장바구니
동기식 카운터 예비보고서

(Counter)를 위하여 구성된 플립플롭들은 여러 개가 필요하므로 카운터는 레지스터임에 틀림없으며 이 레지스터에 계수 기능을 갖도록 한 순서 논리회로라고 말할 수 있다. 카운터는 이러한 계수 ... 된 플립플롭에서 모든 플립플롭에 클럭신호가 입력되어 동기화함으로써 트리거링(Triggering) 시키는 계수 방법을 사용하는 카운터로 정 에지 트리거드 클럭 펄스(Positive ... -Edge-Triggered Clock Pulse) 또는 부 에지 트리거드 클럭 펄스(Negative-Edge-Triggered Clock Pulse)가 각각의 플립플롭의 게이트를 열어줌

리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
컴퓨터 구조와 운영체제

이 공급되는 한 기억된 데이터가 지워지지 않는 특징을 가지고 있다. 플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서 전원 공급이 계속되는 한 저장된 내용을 계속 기억 ... 컴퓨터구조와 운영체제부품모델명브랜드금액모니터AlphaScan 프레스티지 TSLED22D?156,000?케이스쿨러마스터 ELITE 371 대양케이스?43,500?마우스로지텍 RX ... HD 6850 D5 1GB?159,500?ODD(광학디스크)삼성전자Super-WriteMaster SH-222BB (블랙 정품벌크)?20,500?램삼성전자 DDR3 4G PC3

리포트 | 18페이지 | 1,000원 | 등록일 2016.03.06

다운로드 장바구니
예비05_Latch Flip-flop

게이트로 구성한 RS 플립플롭Truth Table동기형 플립플롬의 파형도2) D F/F하나의 입력 단자를 가지며, 입력된 것과 동일한 결과를 출력한다. 어떤 내용을 일시적으로 보존하기 ... 위하여 저장하거나 전해지는 신호를 지연시키는 데에 사용할 수 있다.D 플립플롭 회로도와 기호플립플롭은 RS 플립플롭의 S 입력을 NOT 게이트를 거쳐서 R 쪽에도 입력되도록 연결 ... 을 알아본다.II. 이론 및 유의사항◆ 플립플롭- 정보량과 기억 용량· 플립플롭 : 쌍안정 상태의 소자로서 기억소자라고도 함. 1비트의 기억용량. 1과 0을 식별해서 기억할 수 있기 때문

리포트 | 7페이지 | 2,500원 | 등록일 2010.10.19

다운로드 장바구니
Synchronous Counter 예비레포트

는 과정은 그림 (c)에 나타내었으며, 이 논리식을 이용해 설계한 회로도는 그림 (d)에 나타내었다.(a) 상태천이도현재상태다음상태플립플롭 입력S2S1S0S2S1S0J2K2J1K1 ... ××××××××××××1111××××××××××××(b) 여기표(c) K-map에 의한 논리식(d) 회로도< BCD 카운터 >4. T 플립플롭에 의한 동기식 카운터- T 플립플롭은 2진 계수 ... 카운터 회로존슨 카운터(Johnson or twisted-ring counter)는 그림 (a)에 나타낸 것과 같이 마지막(맨 오른쪽) D 플립플롭의 반전출력(inverted

리포트 | 18페이지 | 1,000원 | 등록일 2010.10.16

다운로드 장바구니
설계실습 9. 래치와 플립플롭 예비

와 같은 글리치 현상이 생긴다.(2) TTL 74LS73 JK 플립플롭, 74S74 D 플립플롭에 관해 회로를 조사하고, setup 및 hold 시간와에 대해 자료 값을 조사하고 그 ... -: low→high로 변할 때의 지연 시간 (상승지연시간)-: high→low로 변할 때의 지연 시간 (하강지연시간)[ 74LS73 JK 플립플롭 ][ 74S74 D 플립플롭 ](3 ... 설계실습 9. 래치와 플립플롭1. 목 적순차식 논리회로의 기본 소자인 래치와 플립플롭의 여러 종류에 대한 기능의 차이를 알아보고 동작 조건을 확인한다.2. 실험 준비물- 직류전원

리포트 | 4페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
청기들어, 백기들어, 디지틀공학(자유과제)

전류는 7490(7490은 JK 플립플롭 3개로 설계된 2진카운터와 JK 플립플롭 3개로 설계된 5진카운터가 내장되어 있음)에서 3진 카운터(2진카운터와 5진카운터의 각 MSB ... 를 연결하여 10진카운터 구성. 여기서 D0,D1,D2을 각 0,1,2DLAU 이 세 개를 이용하여 3진카운터 구성)로 작동된다. 여기서 나온 출력선은 7442(7442는 2진의 값

리포트 | 9페이지 | 2,000원 | 등록일 2013.01.18

다운로드 장바구니
[결과]실험9. RAM

와 같이 동작하는 결과를 관찰할 수 있었고 RAM의 특성인 데이터의 저장과 로딩을 볼 수 있던 실험이었다. 그리고 플립플롭을 사용함으로써 데이터를 저장함을 알 수 있었던 실험이 ... 있던 실험이었다. 그리고 플립플롭을 사용함으로써 데이터를 저장함을 알 수 있었던 실험이었다.실험 2에서는 RAM소자를 이용하여 데이터의 저장과 로딩을 확인하는 실험이었다. 먼저 ... 었다.?실험2. 64-bit RAMOPERATING MODEINPUTSOUTPUSbarCSbar{WE}D_nbar{Q_n}WriteLLLHLLHLReadLHXbar{Data}Inhibit

리포트 | 4페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니
레지스터의 특성 예비보고서

된 클럭펄스를 공급받는다. 간단한 쉬프트 레지스터는 플립플롭만을 사용한 것이다. 주어진 플립플롭의 Q 출력은 그 오른쪽에 있는 플립플롭의 D 입력에 연결되어 있다. 각 클럭펄스 ... 의 논리적 배치는 한 플립플롭의 출력이 다음 플립플롭의 입력에 종속연결(從屬連結)된 일련의 플립플롭으로 되어 있다. 모든 플립플롭은 한 단계에서 다음 단계로 자리옮김을 일으키는 공통 ... 는 레지스터의 내용을 오른쪽으로 한 비트만큼 자리옮김을 시킨다. 직렬입력(直列入力:serial input)은 이 자리옮김 동안에 왼쪽 끝의 플립플롭으로 들어가는 것을 결정한다. 직력출력

리포트 | 2페이지 | 1,000원 | 등록일 2010.12.28

다운로드 장바구니
시프트 레지스터

다.3. 실험절차(1) 디지털 실험기판 위에 7474 D플립플롭 두 개를 사용해서 직렬입력-병렬출력 시프트 레지스터 회로를 구성하고, D , CLK CLR에 0을 인가한다. CLR ... , L=1 로 두고, 절차 (5)를 반복하여 표 3(b)에 기록한다.(7) 7474 D플립플롭 두 개를 이용하여 링 카운터 회로 (d)를 구성한다. CLR=0 으로 두어 Q ~Q 가 0001이 되도록 초기설정 (preset) 한 후 CLR=1로 되돌리고, CLK=0으로 둔다. ... 의 기본원리를 이해하고, 각종 시프트 레지스터 (링카운터, 존슨카운터, 의사 불규칙 이진수열 발생기) 의 구성방법과 요도를 파악함으로써 플립플롭의 응용능력을 향상시킨다.3. 관련이론

리포트 | 2페이지 | 1,000원 | 등록일 2010.11.13

다운로드 장바구니
플립플롭

레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다. 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수 ... 까지는 원래의 상태를 유지2)종류 : RS 플리플롭, D 플리플롭, JK 플리플롭, T 플리플롭2. S-R 래치(A) NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성 ... 플리플롭(Flip-Flop)1.플립플롭1)플리플롭이란?플립플롭은 두 가지상태 사이를 번갈아 하는 전자회로를 말한다. 플립플롭에 전류가 부가되면,현재의 반대 상태로 변하며 (0

리포트 | 9페이지 | 1,000원 | 등록일 2010.05.06

다운로드 장바구니
논리회로2

만으로 대체 .6. 순차논리회로 플립플롭 출력은 클락의 순간적인 변화에 의해 상태변화6. 순차논리회로 SR 플립플롭 클락 펄스의 에지에서만 출력에 전이6. 순차논리회로 D 플립플롭 ... NOT 게이트 추가 , D 입력6. 순차논리회로 JK 플립플롭 SR 플립플롭과 유사하나 J=1, K=1 일때 토글 (toggle) 동작6. 순차논리회로 T 플립플롭 T 입력 하나 ... 만 사용 . JK 플립플롭의 J 와 K 공통연결 J=K=0(T=0) J=K=1(T=1)6. 순차논리회로 프리세트와 클리어 입력 PRE 입력단자에 0 입력  출력을 Set(Q=1) 상태

리포트 | 73페이지 | 3,000원 | 등록일 2011.07.31

다운로드 장바구니
Flip Flop의 기능 및 구조, 작동

며 SRAM이나 하드웨어 레지스터 등을 구성하는데 사용 플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다.1. RS 플립플롭 의 (a ... 에 위배 되므로 허락하지 않아야 함 ( 불허 )2.D 플립플롭◐ 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한 방법으로 한 가지 입력만을 공급◐ D 플립플롭은 RS ... 플립플롭에 약간의 변형을 가한 것으로 데이터(data) 플립플롭이라고도 한다.◐ 아래그림로부터 알 수 있듯이 D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.14

다운로드 장바구니
전자오르간 제안서

555 타이머는 전압분배기, 2개의 비교기, 1개의 RS 플립플롭과 npn형 트랜지스터를 포함하고 있다.전압분배기는 동일저항을 가지므로 상측비교기의 트립점은 UTP=2Vcc/3 이고 ... 하면, 상측비교기가 플립플롭을 세트시킨다.Q가 high에서 트랜지스터는 포화되고, 핀7은 접지된다.이 때 커패시터는 R2를 통해 방전하는데 방전 시정수는 R2C이다.커패시터 전압이 ... +Vcc>/3보다 약간 적게 감소되면 하측 비교기가 플립플롭을 리셋시킨다.커패시터는 지수함수적으로 전압이 증가하고, 감소하는 UTP와 LTP 사이의 전압을 가지고, 출력은 0

리포트 | 11페이지 | 4,000원 | 등록일 2013.04.29

다운로드 장바구니

이전10개 31 32 33 34 353637 38 39 40 다음10개

파워링크

신청하기