"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 721-740 / 1,234건

비동기식 카운터 (Asynchronous Counters)

플립플롭을 직렬로 각각 연결하여 함수발생기를 이용하여 이들 플립플롭에 클럭 값을 인가하고 각각의 플립플롭에 해당하는 출력을 오실로 스코프를 이용하여 기존의 클럭에 대해 어떠한 식 ... 깨지는 형태로 실험값이 출력이 되었다. 혹시나 7476 J-K 플립플롭에 문제가 있는 것은 아닐까하여 논리 소자도 바꿔보고 이와 같이 파형이 잘 나오지 않는 것이 각 소자가 갖고 있 ... 카운터의 원리를 이해한다.2) 비동기식 Modulus N 카운터의 동작원리를 이해하고 동작 특성을 익히며 플립 플롭의응용능력을 키운다.4. 모의 실험 및 실험결과(1) 비동기식

리포트 | 3페이지 | 2,000원 | 등록일 2010.11.12

다운로드 장바구니
판매자 표지

[기초회로실험] 29장. FET의 특성 예비레포트

: MOSFET)로 나뉜다. 보통 MOSFET는 JFET보다도 더 높은 입력임피던스를 갖고, 전력소모가 적고 만들기 쉽다는 점 때문에 논리회로, 플립플롭, 기억소자 등의 디지털 IC ... 이해한 후 드레인-소스전압V _{DS}가 드레인 전류I _{D}에 미치는 영향과 게이트-소스 역바이어스 전압V _{GS}가 드레인 전류I _{D}에 미치는 영향 및 JFET ... 의 경으로 크게 나타난다. pn접합부의 역바이어스전위는 그림 29-3(a)에서와 같이 공핍영역을 형성시킨다. 전압V _{DD}가 증가할수록 전류I _{D}는 증가하고 드레인-소스 사이

리포트 | 8페이지 | 1,000원 | 등록일 2016.01.16 | 수정일 2022.10.09

다운로드 장바구니
예비 RAM

는다. 플립플롭 방식의 메모리 셀을 가진 임의 접근 기억장치로서 전원 공급이 계속되는 한 저장된 내용을 계속 기억하며, 복잡한 재생 클록(refresh clock)이 필요 없기 때문 ... 어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의 기억장치에 널리 쓰인다. 대표적인 RAM의 종류에는 DRAM, SRAM이 있다.D-RAM(Dynamic RAM): 전원 ... 에 소용량의 메모리나 캐시메모리에 주로 사용된다. 소비전력이 적고 D램에 비해 정보처리속도가 6배나 빨라 주로 PC의 수치계산 용도로 이용된다. 교환기의 메모리로도 활용된다.3

리포트 | 4페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니
전기전자회로응용실험 예비레포트 모음입니다.

, D플립플롭, T플립플롭 등의 종류가 있다.Jk 플리-플롭1.LED-발광다이오드(Light Emitting Diode)란?발광다이오드(LED)란 갈륨비소 등의 화합물에 전류를 흘려 ... (집합의 공통), 논리합(집합의 전체), 부정(여집합) 연산간의 관계(를 기술하여 정리한 것 (A+B)′= A′?B′, (A?B)′= A′+B′플립플롭 [ flip-flop ]2개 ... 또는 0에 대응시켜 1비트를 기억할 수 있다. 다중 바이브레이터로 플립플롭을 구성하는 경우 2안정 다중 바이브레이터라고 한다. 또 플립플롭의 입력 신호가 교류 결합 회로를 통하

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.20 | 수정일 2016.08.27

다운로드 장바구니
디지털로직실험/최신 디지털 공학실험 13 디멀티플렉서를 이용한 조합 논리

.사용부품?7408 또는 74LS08 4조 AND 게이트?7474 2조 D 플립플롭?74LS139A 디코더/디멀티플렉서?4조 DIP 스위치 1개?LED: 적색 2개, 노란색 2개 ... 실험을 하기 위해 74LS08 4조 AND게이트와 7474 2조 D 플립플롭, 74LS139A 디코더/디멀티플렉서와 4조 DIP 스위치 그리고 신호등을 표현할 적색, 녹색, 노란색

리포트 | 11페이지 | 1,000원 | 등록일 2014.06.29

다운로드 장바구니
래치, 플립플롭, 시프트 레지스터 디지털회로실험 예비보고서

되는 신호가 출력 Q가 되기 위한 조건이 플립플롭은 클럭 신호가 0->1의 순간, 혹은 1->0의 순간에만 입력 신호 D를 인정하고 출력이 바뀌게 된다. 그 외에 입력 신호 D자체의 변화 ... ) 7474 TTL을 이용한 D플립플롭 동작 확인회로도시뮬레이션 결과입력출력CLKDQ_AQ_B↑001↑110Q_A = Q, Q_B = Q`결과 진리표D 플립플롭은 입력신호 그대로 ... 다시 출력신호로 결과가 나타난다. 플립플롭은 클럭의 상승또는 하강시에 동작한다. 이러한 결과는 시뮬레이션의 3번째 클럭에서 하강시 값이 D값에 영향을 받지 않고 그대로 유지되는 것

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
기본 논리 함수 및 gate와 가산기 예비 report

스위치), 플립플롭, 시프트 레지스터, 카운터 등 범용성 높은 제품들이 나와 있기 때문에 전자공작과 시작기 제작에는 아주 편리하다.TTL74xx스탠다드 타입74Hxx하이스피드 타입 ... 74Lxx로 파워 타입74Sxx쇼트키 타입74LSxx로 파워 쇼트키 타입74ASxx어드밴스트 쇼트키 타입74ALSxx어드밴스트 로 파워 쇼트키 타입74Fxx파스트 타입D-MOS74 ... 대수의 표(그림 4-2(d))로 바꾸어 기록해 보자. 여기에서 OFF는 “0”을 말하고, ON은 “1”을 말한다. 입력 A, B와 출력 X의 관계를 정리한 표를 진리값표라고 한다

리포트 | 9페이지 | 2,000원 | 등록일 2016.06.26

다운로드 장바구니
자반_20062688_플립플롭결과

) R-S 플립플롭의 동작원리를 이해한다.2) D 플립플롭의 동작을 이해한다.3) J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.2. 고찰1. 실험 1과 2입력 NAND ... 을 의미하는 세트와 0을 의미하는 리셋의 안정된 두 가지 상태를 유지하는 것이다. S=0, R=1일 때 Q=1, Q`=0이 되어 플립플롭은 세트가 되고, S=1, R=1일 때 Q=0 ... 은 게이트가 0일 때를 나타낸다. NAND게이트로 구성된 R-S 플립플롭은 게이트가 1일 때 아래에 있는 진리표와 같은 결과를 나타내고, 게이트가 0이면 출력상태에 변화가 나타나

리포트 | 4페이지 | 1,000원 | 등록일 2011.04.25

다운로드 장바구니
실험(1) final project-7447, 7 segment, 74390, led 등을 이용한 암호 제어

. 이것을 위해 D플립플롭이 네 개 붙어있는 74175를 이용한다.그림 74175 회로도ENTER를 74175의 CLK으로 연결하여 다음 장의 그림 6에서 4번 AND 게이트로 출력 ... 된 암호 판독을 D 플립플롭의 input으로 넣어준다. ENTER가 입력 때 CLK이 1로 트리거 되므로, 그 때만 암호 판독 내용이 출력 값으로 출력된다.예비보고서조건 중 ... 윗줄이 MSB이다. 네 번째를 잡아내야 하므로 출력 값 4를 찾는다. 4는 BCD 코드로 0100이다. 여기서 MSB는 무시한다.D 플립플롭의 동작 원리에 의해 4번 AND 게이트

리포트 | 6페이지 | 3,000원 | 등록일 2012.02.29

다운로드 장바구니
판매자 표지

디지털시계

진 ,6 진 ,10 진 카운터를 이용한다 . 3. 분주회로 120Hz 60Hz 30Hz4. 플립플롭 D 플립플롭 클럭이 1 이고 입력이 1 인 경우 출력이 1 이 나온다 다른조건 ... 구분한다 . 십의자리는 6 진카운터를 사용하고 , 일의 자리는 10 진카운터를 사용한다 . D 플립플롭을 사용하여 회로구성 - 분의 자리 구성 -5. 블록별 회로설계 10 진 ... (clock pulse) 가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로3. 비동기식 카운터 플립플롭들이 서로 다른 클럭을 사용하는 형태로 구성된 회로 첫번

리포트 | 26페이지 | 2,000원 | 등록일 2010.11.19

다운로드 장바구니
아주대_논리회로실험_예비5_래치와 플립플롭

7-6에 나타낸 것과 같이 제어신호와 클럭 신호를 입력으로 갖는 기억소자로, 다양한 종류(SR, JK, D, T 플립플롭 등)가 있다. 각 플립플롭에 대한 회로 및 동작 특성 ... *는 CLK'와 CLK 값이 모두 0일 때에만 1이 된다(NOR 연산).(2) D F/FD 플립플롭(Delay flip-flop 또는 Data flip-flop)은 그림에 나타낸 것 ... 과 같이 SR 플립플롭과 NOT 게이트 한 개를 사용하여 만들 수 있다. 만일 D 입력에 0이 들어오면 SR=01이 되고 따라서 SR 플립플롭은 리셋 기능을 수행하여 출력 Q=0

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
Shift Register와 Ring Cuounter

하고 시프트 시키는데 사용되며, 내부상태 순차를 처리하지는 않는다.< 그림 저장요소로서의 D플립플롭 >시프트 레지스터는 데이터를 저장하고 데이터를 이동하는 두 가지 기본적인 기능 ... 을 가진 디지털회로이다. 레지스터는 그 저장 능력 때문에 메모리 소자의 중요한 형태이다. < 그림 1 >은 D플립플롭에 1또는 0을 저장하는 개념을 타나낸다. 그림에서 나타낸 바 ... 를 일시적으로 모아 두는 일종의 기억소자이다. Shift Register는 플립플롭으로 구성되며, 디지털 시스템에서 데이터를 저장하고 전송하는 것과 관련된 응용에서 중요하다. 레지스터

리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
래치, 플립플롭, 시프트 디지털회로실험 결과보고서

를 이해한다.3) 시프트 레지스터의 동작 원리를 이해한다.4) 기본 논리 소자를 이용하여 래치를 구현하고 동작을 확인한다.5) D플립플롭 TTL을 사용하여 동작을 확인한다.6) D ... 에 의해 결과가 영향을 미치기 때문이다.7474 TTL소자의 datasheet3) 7474 TTL을 이용한 D플립플롭 동작 확인회로도입력출력CLKDQ_AQ_B↑001↑110Q_A = Q ... , Q_B = Q`실험 결과D 플립플롭은 입력신호 그대로 다시 출력신호로 결과가 나타난다. 플립플롭은 클럭의 상승또는 하강시에 동작한다. 실험결과는 클럭신호를 인가하였을 경우 입력

리포트 | 6페이지 | 1,000원 | 등록일 2010.05.23

다운로드 장바구니
[기초전자회로실험]실험결과보고서 쌍안정멀티바이브레이터(flip-flop)

)Noclockpulse701(0)0(1)8+51(0)0(1)901(0)0(1)10+51(0)0(1)* 고찰- RS 플립플롭과 D플립플롭을 이용하여 동작을 이해하는 실습을 하였는데먼저 RS플립플롭 ... 가 유지가 됩니다. 낮은 S와 높은 R은 Reset상태를 만들고 R과 S가 높은 값 일때는 부정조건으로 출력이 명확하지 않아 집니다.D플립플롭을 이용한 실험에서 20us/ 4V ... 하고 Before clock 은 After 값으로 시프트해서 예상하여보았습니다.D플립플롭은 Date값이 1일 때 Q의 출력은 1로 변하고 회로는 세트상태가 됩니다.D의 값이 0이

리포트 | 4페이지 | 1,500원 | 등록일 2010.09.10

다운로드 장바구니
쉬프트 레지스터 결과보고서

에 PRESET제어를 통해서 모든 플립플롭의 값을 1로 초기화 시켜준 다음, SI값을 변화를 주면서 데이터의 이동을 확인하는 것이 목적이다. 위의 시뮬은 A,B만을 확인하였는데 이 두 ... A 노란색, B 파란색C 노란색, D 파란색결과 해석실험 6번 의 경우 실험1번과 같이 직렬시스템을 병렬 시스템으로 변환한 시스템이며 SI값에 따라서 ABCD순서대로 클럭펄스

리포트 | 4페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
자판기설계(가산기 이용)

가산기를 이용한 자판기 설계입니다.한번의 버튼입력(푸시버튼)으로가산기의 덧셈,뺄셈 제어와D플립플롭의 클럭(CLK)제어까지 모두 되는 설계작품입니다.단계별로 회로도 설명이 되어있

리포트 | 17페이지 | 2,000원 | 등록일 2012.01.07

다운로드 장바구니
[디지털회로실험] 중간 프로젝트(Mid-Term Project) 가위바위보 게임 제작

식)9054507404NOT22024407408AND22071,5407432OR22036607474D플립플롭25025007486XOR2201220749010진 카운터30051,50074147Encoder500(?)1500741634비트 카운터2502500총계10,490■ 보완점 ... 2D0D1D2010110001100100111001100100110101001011010110101011100011111100☞ 랜덤 발생한 COM의 State와 사용자가 입력 ... 한 Player의 State를 비교하여 승패를 결정하는디코더를 AND, OR Gate를 이용하여 설계했다. 두 State가 같은 값이면(무승부) D0, COM이지면 D1, 이기면 D2

리포트 | 11페이지 | 4,000원 | 등록일 2014.10.21

다운로드 장바구니
USN-입출력 포트

할 수도 있고, NAND 게이트를 사용하여 구성할 수도 있다. 이 회로에 사용한 것은 74HC273 래치로 D플립플롭 이다. D플립플롭은 클록이 생기면 입력 신호를 출력으로 내보낸다 ... 하게 쓰일수도 있습니다...PAGE:4래치래치는 한정된 포드에 수많은 출력을 내보내거나 입력을 받아들일 때 사용하며, 기본적으로 플립플롭으로 구성되었다. NOR 게이트를 사용하여 구성 ... ..PAGE:1I/O 포트..PAGE:2목록1. 포토커플러2.래치3.D/I(Digital Input)1)회로의 이해2)Board 부품 배치 및 선로구성3)제작실습4.D/O

리포트 | 14페이지 | 1,000원 | 등록일 2011.04.16

다운로드 장바구니
LogicWork를 이용한 ALU 설계

FILE:ALU_report.hwp처음 16비트 레지스터를 구현하기위하여 JK플립플롭을 완성 하였다.위의 D_ALU, DR,AC는 16 비트 레지스터로써 D_ALU는 OUT 되 ... 하다. reset은 플립플롭의 값을 0으로 만들어 clear기능을 한다. AND_inALU는 각 각의 d0 은 d0끼리 d1은 d1끼리 and 연산을 하여 각각의 시그널로 아웃풋

리포트 | 2페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
[디지털 결과]플립 플롭 (Flip Flop)

1. 제목 : 플립 플롭 (Flip Flop)2. 소속 : 전자 정보 학부학번 :이름 :3. 실험목적1) RS 플립 플롭과 D 플립 플롭의 개념을 파악하고 RS-Latch와 D ... -Latch와의 차이점을 파악한다..2) JK 플립 플롭과 Master-Slave JK 플립플롭의 구성과 동작 특성을 익힌다.4. 모의 실험 및 실험결과(1) JK-F/F 회로순번 ... 에서는 JK 플립플롭, 마스터-슬래이브 플립플롭의 동작에 대해 실험을 하였다. 이전의 래치 회로와는 달리 클록이라는 트리거 신호에 의해 상태가 주로 바뀌게 되는데 즉 클록의 입력

리포트 | 3페이지 | 2,000원 | 등록일 2010.11.12

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기