"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 761-780 / 1,234건

아주대 논리회로실험 예비6-시프트 레지스트와 카운터

에 D 플립플롭으로 구성된 4비트 링 카운터 회로도를 나타내었다. 회로도로부터 알 수 있듯이 링 카운터의 각 D 플립플롭은 자신의 왼쪽에 있는 플립플롭의 출력을 입력으로 받아들이도 ... 록 차례로 연결되어 있으며 맨 오른쪽 플립플롭의 출력은 맨 왼쪽 플립플롭의 입력으로 연결되어 있으므로, 클럭펄스가 하나씩 입력될 때마다 Q3 값은 Q2로, Q2 값은 Q1로, Q1 ... 게 생각할 수 있는 방법은 플립플롭의 비동기식 Preset, Clear 단자를 이용하는 것이다. 즉 회로의 초기 상태 값이 Q3Q2Q1Q0=1000이 되도록 만들려면 맨 왼쪽 플립

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
디지털 논리 회로의 종류와 특징은 무엇인지 조사하세요.

가00무변화01010111부정[표 3-1 RS 플립플롭 진리표]D 플립 플롭D 플립플롭은 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한 방법으로 한가지 입력 ... 만을 공급 받는다. 또한 D 플립플롭은 RS플립플롭에 약간의 변형을 가한 것으로 데이터 플립플롭 이라고도 한다. D 플립플롭은 RS플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트 ... 를 삽입한 것으로 양쪽의 NAND 게이트에는 항상 상반되는 입력이 들어오게 된다. 아래 논리회로를 보며 진리표와 비교 하여 보자.[그림 3-2 D 플립플롭]DQN+10110[표 3

리포트 | 18페이지 | 1,000원 | 등록일 2009.12.12

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

하면 실험에서는 순차회로에서 가장 핵심적이고 기본적인 래치와 플립플롭에 대한 기본 개념과 그 작동방식 그 의의에 대하여 알아보는 실험이었다. 우리가 여태까지 실험했었던 조합회 ... (t-1)0110:Reset1011:Set1111XX0Q(t-1)실험2. 인에이블 D 래치1. 예비보고서의 결선도와 실제 실험회로 비교- 인에이블 D 래치는 첫 번째 실험 S-R래치 ... 은 1로 이전의 출력값이 유지되는 것을 확인할 수 있었다.즉 클럭이 0이면 이전의 정보값을 출력하며 클럭이 1일 때 해당 정보값을 Set, Reset 시킬 수 있다.결국 D 래치

리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
디지털회로응용설계(자동차 과속 경보장치 설계)

증배회로는 미분회로, 플립플롭회로, 288분주회로 그리고 타이머555를 사용하여구성한다.? 이 실험에서는 저항과 콘덴서를 이용한 미분회로의 원리, 플립플롭의 동작원리, 카운터동작 ... ]펄스 동안 AND게이트에 의해 출력되는 신호이며1초 동안 과 동일한 신호를 갖는다.d. [Cclear] : 신호[1sec]를 NAND게이트 4개 를 이용하여 지연시킨 신호이 ... 카운터 U20의 캐리 출력신호를 NOT게이트를 이용하여 인버트한 신호를 이용한다.d. 1000의 자리 수를 계수하는 카운터 U25의 클럭은 세 번째 100의 자리 카운터 U22

리포트 | 22페이지 | 3,800원 | 등록일 2014.01.03 | 수정일 2014.11.05

다운로드 장바구니
순서논리회로의 기본정리

비트를 동시에 입력하고 동시에 출력하는 레지스터- 입력 데이터는 각 플립플롭의 입력 D 단자로 들어가며 출력은 각 플립플롭의 출력 Q 단자를 통해서 나온다.-모든 플립플롭은 클럭 ... 회로라고 하는 것은 플립플롭(flip-flop ; latch포함)과 조합 논리회로로 구성된 논리회로를 의미한다. 게이트들만으로 구성된 회로는 조합논리회로이나 플립플롭이 포함 ... 되면 전체적으로 순서 논리 회로로 된다. 그러므로 순서 논리회로의 구성요소는 앞에서 정의한 게이트들과 플립플롭들 이라고 할 수 있으나 플립플롭 역시 게이트들로 만들 수 있다.순서 논리

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.14

다운로드 장바구니
Shift Register & Division Circuit

.Name금요일 오전 10조3.Abstract플립플롭을 이용하여 shift register와 division circuit을 제작하여 비트의 이동을 확인하고, 이해한다.4 ... 도록 구성되어 있다. 레지스터는 에지 트리거 되는 플립플롭으로 구성되어 있으며 레벨 트리거 되는 동기식 래치로 구성되었을 때는 레지스터라 하지 않고 단순히 래치라고 한다. 레지스터 ... 의 종류레지스터를 구성하는 모든 플립플롭들이 동시에 트리거 되어 데이터를 받아들이는 병력 입출력 레지스터를 병렬(Parallel) 레지스터라 한다. 그 외에 데이터가 한 번에 한

리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
예비06_Shift Register&Counter

시키면 한 단계씩 자리이동이 발생- 가장 간단한 자리이동 레지스터는 플립플롭만을 사용하여 만들 수 있다.- 각 플립플롭의 출력 Q는 오른쪽 플립플롭의 입력단자 D에 입력- 클럭 ... 된 2진 정보를 오른쪽이나 왼쪽으로 이동시킬 수 있는 레지스터- 각 플립플롭의 출력이 다음 플립플롭의 입력이 되도록 연결된 플립플롭으로 구성- 모든 플립플롭에 공통의 클럭을 입력 ... 이 입력 될 때마다 레지스터의 내용이 오른쪽으로 한 비트씩 이동- 직렬입력은 자리이동을 하는 동안에 맨 좌측 플립플롭에 입력되고, 직렬출력은 클럭이 입력되기 전에 맨 우측 플립플롭

리포트 | 8페이지 | 3,000원 | 등록일 2010.11.10

다운로드 장바구니
야구피칭게임, 야구스코어보드

: JK 플립플롭 11 개 , D 플립플롭 3 개 , 7447 7-segment, NAND 2 개 , AND 4 개 , OR 2 개 , LED (Y) 5 개 , (G) 3 개 , (R ... ) 2 개Strike Out 동작 회로 S O 동작Ball 동작 회로 B 동작Base 111 → 111 이 되는 상태를 표현하기 위해 D 플립플롭을 이용하여 순환시프트레지스터를 만들 ... , 감산기 , 디코더 , 인코더 , 반전기 , 플립플롭 등을 배워왔다 . 처음에는 직접 생각하여 손수 제작을 하는데 에 약간의 문제가 여러 가지 있었으나 많은 시간의 투자로 결국

리포트 | 9페이지 | 5,000원 | 등록일 2010.07.01 | 수정일 2020.07.22

다운로드 장바구니
실험5_플립플롭 및 래치

하여 등록하는 동작,또는 그 회로.보통 D 플립플롭으로 구성된 레지스터로 입력 정보는 클록 펄스의 상승 시각에서 표본화되어 입력되고 다음 클록 펄스까지 그 이후의 입력에 관계없이 출력 ... 과 클록을 이용하지 않 고 입력 신호로 직접 설정하는 직접 세트형의 플립플롭 등이 있다.■래치의 종류1.D(Data)플립플롭한 개의 입력을 가짐RS 플립플롭에 NOT 게이트를 추가해서 ... 구현할 수 있음D=0이면 출력은 0, D=1일 때 출력은 1로 변화]내부구조특성표타이밍도2.T(Toggle)플립플롭JK 플립플롭의 JK를 하나로 묶어서 T로 표시T=0인 경우

리포트 | 5페이지 | 1,000원 | 등록일 2009.10.26

다운로드 장바구니
[발표자료] 디지털시계 설계

Diagram 2 진 ,6 진 ,10 진 카운터를 이용한다 . 3. 분주회로 120Hz 60Hz 30Hz4. 플립플롭 D 플립플롭 클럭이 1 이고 입력이 1 인 경우 출력이 1 이 ... 와 일의자리를 따로 구분한다 . 십의자리는 6 진카운터를 사용하고 , 일의 자리는 10 진카운터를 사용한다 . D 플립플롭을 사용하여 회로구성 - 분의 자리 구성 -5. 블록별 회로 ... 텀 프로젝트를 진행하면서 첫 번째로 했던 일은 어떤 플립플롭을 쓸지 정하는 것이었다 . 우리는 D 플립플롭이 입력이 0 이면 0 이나오고 1 이면 1 이 나오는것에 착안해서

리포트 | 28페이지 | 1,000원 | 등록일 2010.06.06

다운로드 장바구니
verilog를 이용한 FLD 설계와 Quartus 시뮬레이션

1) D_플립플롭- 가장 먼저 교재에 나와 있는 데이터 플로우문으로 작성된 하강 모서리에서 구동되는 1bit D플립플롭을 설계한다. 소스는 다음과 같다. 1비트 D 플립플롭 ... 은 16비트 counter와 14비트 divider의 T플립플롭을 만들기 위해, 또 FLD의 comparator의 in_lock을 위한 feedback 회로에 사용된다.module D ... 되는 16비트 D플립플롭(U1~U4)을 설계한다.- 단순히 1비트 D플립플롭 16개를 병렬로 연결한 것이기 때문에 1)과 마찬가지로 하강 모서리에서 작동하고 소스는 다음과 같

리포트 | 11페이지 | 1,000원 | 등록일 2006.09.29

다운로드 장바구니
[Flowrian] 덧셈 연습기 회로의 Verilog 설계 및 시뮬레이션 검증

자리 덧셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 십진수 두 자리 덧셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- D 타입 플립플롭 : RT 수준

리포트 | 46페이지 | 1,500원 | 등록일 2011.09.27 | 수정일 2014.08.19

다운로드 장바구니
7세그먼트에 관한 보고서

, 0010, 0110, 1000 부호의 어떤 것이 발생한 것을 의미한다.3. counter디지털 카운터는 플립플롭의 상태를 결정하고, 플립플롭의 상태를 표시하는 응용에 종종 이용 ... 된다. 카운터의 내용을 디스플레이하는 가장 간단한 방법 중의 하나는 플립플롭의 출력에 지스램프를 부착하는 것이다. 이러한 방법으로 플립플롭의 상태는 램프(켜짐=1, 꺼짐=0 ... 된다. 7개의 LED세그먼트는 a,b,c,d,e,f,g로 표현되며, 이는 숫자 0-9와 A-F 및 기타 문자 표현이 가능하다. OK-128 kit에서는 4자리 문자까지 표시 가능

리포트 | 8페이지 | 1,000원 | 등록일 2011.06.24

다운로드 장바구니
실험9. 555타이머 예비레포트

적으로 두 개의 비교기, 한 개의 플립플롭, 방전용 트랜지스터 및 전압분배기로 구성된다. 출력상태는 입력신호에 따라 바뀔 수도 있다. 전압분배기는 비교기 출력을 조정한다. 그림에서 3 ... 개 저항이 모두 같으므로 위의 비교기는 2/3Vcc의 기준접압을 갖고 아래의 비교기는 1/3Vcc의 기준전압을 갖는다. 이 비교기의 출력이 플립플롭의 상태를 제어 ... 한다. trigger 전압이 1/3Vcc로 떨어지면 플립플롭이 세트(S)되어 출력은 높은 상태가 된다. Threshold 입력은 외부 RC timing circuit에 연결된다. 외부 Cap 전압

리포트 | 22페이지 | 2,000원 | 등록일 2012.06.23 | 수정일 2017.05.13

다운로드 장바구니
디지털로직실험 디멀티플렉서 레포트

작성사용 부품7408 또는 74LS08 4조 AND 게이트7474 2조 D플립플롭74LS139A 디코더/디멀티플렉서4조 DIP 스위치 1개LED: 적색 2개, 노란색 2개, 녹색

리포트 | 10페이지 | 3,000원 | 등록일 2015.06.03

다운로드 장바구니
컴퓨터 논리회로 예비+결과

, 반가산기, 플립플롭, 논리회로의 동작특성을 실험적으로 확인한다.2. 이론1) 논리적 회로 (AND gate)AND 게이트 논리소자의 핀연결과 2개의 입력에 대한 출력을 나타낸 ... 회로이다.입 력출 력ABSC000001111010110010) 플립플롭RS 플립플롭에는 NOR 게이트를 사용한 RS NOR 플립플롭과 NAND 게이트를 사용한 RS NAND 플립 ... 플롭이 있다. RS NOR 플립플롭의 경우 RS=00 이면 플립플롭의 상태는 이전의 상태로 유지하고(hold), RS=01 이면 Q=1으로 셋 상태가 된다. RS=11일때는 Q

리포트 | 10페이지 | 2,000원 | 등록일 2011.04.20

다운로드 장바구니
논리회로실험 D/A and A/D converter

출력을 마련하기 위해 코딩(coding) 회로로 공급될 수 있다. 그리고 코딩 회로의 비트들은 다시 저장을 위해 플립플롭 레지스터로 들어갈 수 있다. 이러한 A/d변환기의 완전 ... hot)를 트리거시키는데 이용된다. 이 단발 동 그림 ④ A/D변환기의 동작 작의 출력이 제어용 플립플롭 을 세트 상태로 하고, 그것이 AND게이트를 참 상태로 만들며, 클럭 펄스 ... 다. 한 변환에 대한 파형도 보였다. 변환은 start(시발)신호의 수취로써 개시된다. start펄스의 상승단이 이 카운터에 있는 모든 플립플롭을 리셋상태로 하고, 또 단사(one-s

리포트 | 10페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
디지털공학실험 플립플랩 예비보고서

예비 보고서날 짜학 과학 번이 름실 험 조실험조원플립 플롭1. 목 적순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종(masterslave ... 적으로 플립플롭은 그 입력회로의 구성에 따라서 RS플립플롭, D플립플롭, T플립플롭, JK플립플롭 등으로 구분된다.1. RS 플립플롭 의 (a)에서 S와 R이 입력 단자이다. 출력 Q ... 의 플립플롭 상태(현재상태)?? Qn+1 : S와R 입력이 가해진 다음의 플립플롭 상태(다음상태)2.D 플립플롭◐ 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한

리포트 | 3페이지 | 1,000원 | 등록일 2009.09.26

다운로드 장바구니
동기식 카운터 예비보고서

에 의해 동시에 트리거 되는 카운터이다. 동기식 카운터는 n개로 구성된 비동기식 카운터 보다 전파지연 시간이 짧다. 왜냐하면 비동기식 카운터는 출력이 다른 플립플롭의 입력으로 각각 ... 들어가기 때문에 플립폴롭의 개수가 n개라면 n개만큼의 전파지연시간이 존재하기 때문이다. 반대로 동기식 카운터는 한번의 클럭이 모든 플립플롭에 공통으로 인가된다. 그러므로 전파지연시간 ... )입력J(t) K(t)000d011d10d111d0대표적으로 JK-FF의 여기표를 해석해 본다. 여기서 중점을 둬야 할 사항은 출력이 변했을 때 입력이 무엇이 되는가 하는 것이

리포트 | 4페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
실험 5. 래치와 플립플롭(Latch & Flip-Flop)

하는 시기가 다르다.입력되는 신호 D가 출력 Q가 되기 위한 조건이 플립플롭은 클럭 신호가 0->1의 순간 (Riging Edge)혹은 1->0의 순간(Falling Edge)에만 입력 ... < 예비보고서 : 실험 5. 래치와 플립플롭(Latch & Flip-Flop) >< 목 적 >여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.< 질문사항 >(1 ... 신호 D를 인정하고 출력이 바뀌고, 그 외에 입력 신호 D자체의 변화는 무시한다. 래치는 클럭 신호가 1(Active High) 혹은 0(Active Low)상태의 모든 신호를 다 데이터 D로 인정한다.

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니

이전10개 34 35 36 37 383940 41 42 43 다음10개

파워링크

신청하기