"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 561-580 / 1,234건

[디지털회로실험] (실험7) 래치, 플립플롭, 시프트 레지스터 ,(실험8) 8비트 가산기

실험7-(1) SR 래치의 특성? 회로도? 시뮬레이션 결과실험7-(2) Enable이 있는 SR 래치? 회로도? 시뮬레이션 결과실험7-(3) 7474 TTL (D 플립플롭

리포트 | 5페이지 | 1,000원 | 등록일 2014.10.21 | 수정일 2016.06.13

다운로드 장바구니
디지털로직실험 16장 J-K 플립플롭

지연 측정.● 사용 부품74LS76A 2조 J-K 플립플롭LED: 적색 1개, 녹색 1개, 황색 1개저항: 390Ω 3개, 1.0㏀ 4개4조 DIP 스위치 1개● 이론 요약D ... )만 존재하여 여러 응용에 제한을 받는다. 또한 D 플립플롭은 클럭 펄스를 제거하지 않으면 래치로 사용될 수 없다는 것도 이 소자를 사용하는 응용에서 제한 요소로 작용한다. S-R ... 다.J-K 플립플롭은 지금까지 성명한 세 가지 기본 플립플롭 중에서 가장 많이 사용되는 소자이다. 거의 모든 플립플롭을 이용한 응용은 D 또는 J-K 플립플롭을 사용하여 완성

리포트 | 12페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
결과-플립플롭

는 곳(Q와 Q')의 출력 전압을 측정한다.④ 측정값을 표에 알맞게 기재한다.⑤ IC7404와 IC7400을 이용해서 NAND 게이트로 구성한 D플립플롭의 회로에 알맞게 연결한 후 ... 로 구성한 D 플립플롭이었습니다. S-R과는 다르게 하나의 입력(D)를 사용하였으며 출력값 또한 하나 (Q')을 측정하였습니다. 일단 실험전에 회로자체가 너무 복잡하여서 회로를 만드 ... 을 알 수 있었습니다. D플립플롭은 RS플립플롭을 약간 변형한 것으로써(실제 회로를 구성할 때에도 처음부터 시작하지 않고 앞서했던 회로를 조금 변형하였습니다) 두 입력을 결합하고 한쪽

리포트 | 4페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
텀프로젝트 / 디지털회로 및 실험 /각종 게이트를 활용한 LED 잠금장치

]회로에는 해당 센서가 8개 존재하며, 이 센서를 통해 패턴 입력을 받는다.(2) 74LS74 - D Flip-FlopsD플립플롭에서의 D는 Delay , Data를 의미하며, D ... 디지털 회로 실험 및 설계Term Project Report- D Filp-Flop을 활용한 LED 패턴잠금장치 -1. 작품 개요스마트폰의 패턴 잠금 장치를 광센서, D Flip ... Inverting Buffer74LS862Quad 2-Input Exclusive OR Gate74LS322Quad 2-Input OR Gate74LS748Dual D-Type

리포트 | 9페이지 | 3,000원 | 등록일 2016.12.21

다운로드 장바구니
아주대학교 논리회로실험 실험8 예비보고서

동작에서 사용되지 않는 추가 상태가 있다.아마도 가장 널리 사용되는 카운터 타입은 n비트 이진 카운터일 것이다. 이러한 카운터는 n개의 플립플롭을 포함하여2 ^{n} 상태 ... 카운터비동기식 카운터는 직렬카운터 또는 리플카운터라 하며, 앞의 출력이 뒤에 있는 플립플롭을 트리거 시킨다.임의의 n에 대하여 n비트 이진 카운터는 추가 부품 없이 n개의 플립플롭 ... 만으로 구성될 수 있다. 그림은 n=4일 때의 카운터를 보여 준다. 클럭 입력의 상승 예지마다 T플립플롭이 상태를 바꾼다(토글한다)는 점을 상기하자. 따라서 카운터의 각 비트는 앞

리포트 | 9페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대 논리회로실험 래치와 플립플롭 , Decoder &Encoder결과보고서

LOW로 바뀌는 토글 플립플롭 또는 반전 플립플롭임을 알 수 있다.이번 실험에서는 실험5와 실험6을 함께 실험하는 실험 이었다. 처음부터 2주분량의 실험을 함께 한다는 이야기를 듣 ... 는 내용이 쉬워서 이해하는데 무리가 없었다. 내용을 이해하고 실험을 하니 실험에서도 딱히 막히는 부분 없이 진행 할 수 있었다. 문제는 랫치와 플립플롭 부분이었다. 쿨럭이라는 내용 ... 이 2개가 들어와도 우선순위에 있는 입력만 읽는다. Truth Table에 X라고 표시한 것이 이 때문이다.다음은 실험6의 랫치와 플립플롭이다. 이 부분의 내용을 이해하는데 상당히

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
플립플롭

사전보고서제출일학과전자공학과조학번조원이름성명Ch. 10 플립플롭- -1. 실험목적- RS 플립플롭의 기본 개념을 파악하고 RS-Latch 와의 차이점을 발견한다.- D 플립플롭 ... 의 기본 개념을 파악하고 D-Latch 와의 차이점을 발견한다.- JK 플립플롭의 구성과 동작 특성 및 레이스 현상에서 나타나는 문제점을 파악한다.- Master-Slave JK ... 의 하강 모서리 검출 회로에서 CLK*는 CLK'와 CLK 값이 모두 0일 때에만 1이 된다(NOR 연산).< 상승 모서리 트리거 방식 RS 플립플롭 및 진리표 >- D-플립플롭

리포트 | 5페이지 | 1,000원 | 등록일 2007.01.11

다운로드 장바구니
아주대 논회실 실험7 결과보고서

실험이었다. 일단 플립플롭을 여러개를 직렬로 둠으로써 첫 번째 플립플롭의 출력값을 다음 플립플롭의 입력값에 넣었기 때문에, 클럭파가 진행함에 따라 왼쪽에 있는 값이 오른쪽으로 이동 ... 을 통하여 플립플롭은 1bit 기억소자 인데, 이를 여러개로 연결 함으로써(출력을 오른쪽 플립플롭의 입력으로) 클럭파가 진행할때마다 데이터가 이동되는 것을 볼 수 있었다. 또한 ... 11000세 번째 실험은, 마지막 플립플롭의 출력값을 첫 번째 입력값에 넣음으로써 순환하게 만든 Shift Right Circulating shift Register가 된다.이때 특징

리포트 | 4페이지 | 1,500원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
Flip-Flop

되어 있음을 알 수 있다.JKQn+100Qn01010111Q(부정)nㅇ JK 플립플롭의 동작JK 플립플롭은 J와 K가 모두 1인 때를 제외하고는 RS 플립플롭의 작동과 똑같다. J와 K ... 가 둘 다 동시에 1일 경우를 생각하면 클럭 펄스는 오직 AND 게이트, 즉 그것의 입력에 현재 플립플롭의 출력 "1"이 피이드백 된 게이트만을 통해서 전달된다. 예를 들어 Q(t ... )=1이면 위쪽 AND 게이트의 출력이 "1"이 되어 플립플롭이 클리어 [Q(t+1)=0] 된다. 어느 경우이든 플립플롭의 다음 출력 상태는 현재 상태의 보수가 취해진다. 그러므로

리포트 | 4페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
[아주대] 논리회로실험 8장 예비(Counter)

에 다다르면 다시 0으로 시작되는 회로이다. 플립플롭을 이용하여 구성한 카운터와 BCD 카운터를 사용하여 실험한다. 플립플롭을 사용하는 경우 비동기식 카운터와 동기식 카운터로 나눌 수 ... 있다. 비동기식 카운터의 경우에는 플립플롭의 출력을 다음 플립플롭의 clock 신호로 연결하여 앞의 결과에 영향을 받으면서 시간 지연이 생기게 되지만 동기식 카운터의 경우 ... 에는 모든 플립플롭이 같은 clock에 의해 동작하므로 지연 시간이 없다.이 그림은 비동기식 카운터의 구조이며 플립플롭의 출력이 clock신호로 들어가기 때문에 앞의 결과에 영향을 받

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
디지털실험 9 예비 플리플롭의 기능

디지털 실험 예비보고서실험 9.플리플롭의 기능실험 목적래치회로의 기능을 이해하고 R-S 플립필롭의 구조와 동작원리를 이해한다.D, JK 플립플롭의 동작을 이해한다.이론(1)R-S ... flip flop은 게이트의 작은 delay차이를 이용하여 클럭신호가 바뀔 때의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup 및 hold 시간을 지켜주는 것 ... 1010012. 7402를 사용하여 다음회로를 구성하고 진리치표를 작성하라.3. 다음 회로를 구성하여 R-S Q, Q'의 관계를 관찰하여 R-S 플립플롭의 동작을 설명하라.실험 3

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
[아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

generator를 사용하여 첫 번째 플립플롭의 clock 입력에만 pulse를 가해주었고, 두 번째 플립플롭의 clock 입력에는 첫 번째 플립플롭의 출력을 연결하여 두 플립플롭 ... ’값 J입력으로 들어감으로써 플립플롭들이 같은 clock신호를 받아 동작함으로써 동기화된 점이 달랐다. 이 실험도 각각의 상태를 AND gate를 사용하여 연결하고 각각의 출력이 c ... 은 결과를 얻을 수 있었다.< 실험2 > 실험 결과 사진⑴⑵⑶⑷위와 같은 결과를 얻을 수 있었다. clock 신호가 두 플립플롭에 같이 연결되어 있으므로 시간 지연이 일어나지 않

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
판매자 표지

실험15 예비보고서 플립플롭의 기능

결과보고서(실험 15. 플립플롭의 기능)정보통신공학부14조학번 : 2007057228, 2010044011이름 : 정 현 재, 정 지 원실험 15 플리플롭의 기능1). 목 적(1 ... flip flop은 게이트의 작은 delay차이를 이용하여 클럭 신호가 바뀔 때의 입력만이 출력에 영향을 미치게 되어 있고 따라서 플립플롭의 setup 및 hold 시간을 지켜주는 것 ... ). 래치 회로의 기능을 이해하고 R ? S 플리플롭의 구조와 동작원리를 이해한다.(2). D, JK 플리플롭의 동작을 이해한다.2). 이 론(1). RS(Reset-Set

리포트 | 6페이지 | 1,000원 | 등록일 2014.09.29 | 수정일 2018.10.15

다운로드 장바구니
RAM, ROM 관련 실험 예비보고서 입니다.

)전력에 대한 재충전이 필요없고, D-RAM 보다 더 빠르다. 집적도가 낮고 구조가 복잡해 용량은 작지만 속도가 빠르다. CPU의 캐쉬 메모리로 자주 쓰인다. 구성 소자로는 플립플롭이 쓰인다. ... 읽기와 쓰기가 가능한 메모리이다. RAM은 S-RAM과 D-RAM으로 나눌수 있다.1) D-RAM (Dynamic RAM)저장된 내용을 유지하기 위해서는 일정한 간격으로 전력을 재

리포트 | 3페이지 | 1,000원 | 등록일 2015.04.24

다운로드 장바구니
아주대 논회실 논리회로실험 실험7 결과보고서

Register의 동작 원리와 특성을 이해하였다. 플립플롭을 이용하여 레지스터를 구성하고 레지스터의 동작 특성을 확인하였다. Circulating shift Register를 구성하여 일반 ... 는 병렬 데이터를 직렬로 변환하는 데 유용하다. 시프트 레지스터는 일련의 연결된 플립플롭으로써 잠정적 데이터 저장 능력을 갖추도록 하여 클럭 펄스가 들어올 때마다 저장된 데이터가 좌우 ... 플롭을 이용하여 실험하기 때문에 저번 실험의 연장선으로 이해하여 진행하였다. 실험1은 6bit 레지스터를 이용하기 위해 6개의 플립플롭 IC를 이용하여 구성하였다. 플립플롭 6개

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
경북대학교 전자공학실험2 올A+ 결과보고서 7장 (복사실 판메제안 받은자료)

을때의 차이점을 알아본다.- 실험 3번을 통하여,{Q} ,bar{Q} 에 따른, 타이머의 특성과, 타이머 내부에 있는 플립플롭의 특성을 이해한다.- 이로 말미암아, function ... KHz이다-타이머 내에 있는 플립플롭의 on, off에 따라서 커패시터의 충 방전 그래프를 얻을 수 있다.-출력인 Q의 반전 Q'가 0이 되면 트랜지스터가 off되면서 커패시터 ... 을 통하여,{Q} ,bar{Q} 에 따른, 타이머의 특성과, 타이머 내부에 있는 플립플롭의 특성을 이해하였다.- 이로 말미암아, function generator의 동작원리를 알 수

리포트 | 10페이지 | 2,000원 | 등록일 2015.11.03 | 수정일 2016.04.07

다운로드 장바구니
래치 회로 실험 15 예비보고서

◈ 목 적(1) 래치 회로의 기능을 이해하고 R-S 플립플롭의 구조와 동작원리를 이해한다.(2) D, JK 플립플롭의 동작을 이해한다.◈ 이 론(1) RS(Reset-Set ... 플립플롭의 setup 및 hold 시간을 지켜주는 것이 그만큼 중요하다.물론 JK flip flop도 마찬가지로 edge-triggered flip flop JK flip ... 도 있다.(2) D Latch와 D Flip FlopD Latch와 D flip-flop은 단일입력(D:데이터)을 갖고 있지만 출력은 두 개다. D flip-flop는 RS

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.10

다운로드 장바구니
08각종 Latch와 플립플롭02 예비

각종 Latch 와 Flip-Flop1. 목적가. 기억소자의 기본 원리를 이해한다.나. 순차논리회로의 기본 소자인 래치와 플립플롭을 종류(RS, D, JK, T)별로 소개하고 이 ... 든 ’H' 이든 상관없이 입력 T 단자에 클럭 펄스가 인가되면 출력 Q와 Q' 는 반전된다.T 플립플롭은 RS, JK, D 플립플롭으로 구성할 수 있으며 구성 방법을 그림 4-7(a ... 되면 Q=L, Q' =H가 되어 CP가 입력 될 때마다 출력 Q는 L에서 H 또는 H에서 L로 반전된다.D 플립플롭을이용한 경우Q=L, Q' =H인 경우 D=H이므로 이때 CP가 입력

리포트 | 4페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
전전컴설계실험2-8주차결과

신호에 대하여 항상 출력값을 반전시킨다.-D 플립플롭오직 하나의 데이터 입력을 갖는다. 클럭이 발생하였을 때, 입력 D의 상태를 Q에 전달한다.(3)Hypothesis of ... . 출력 신호가 입력 신호 또는 과거의 입력 신호나 논리 회로의 현재의 상태에 의해서 결정되는 논리 회로이다.-플립플롭(Flip-Flop)조합 논리 회로에서 출력 결과가 입력 ... 한 셀에 원하는 방향으로 자리옮김(Shift)을 시킬 수 있는 레지스터를 시프트 레지스터(Shift Register)라고 한다. 시프트 레지스터의 논리적 배치는 한 플립플롭의 출력

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
예비 counter

를 일시에 저장하거나, 전송하는 기능 외에 이 장치는 플립플롭으로 구성되어 있어, 입력에 들어오는 펄스의 수를 계수 함으로써 컴퓨터가 여러 가지 동작을 수행 하는 데에 필요한 타이밍 ... Counter: 입력 펄스의 입상시간에 동기 되어 각 플립플롭이 동시에 동작하기 때문에 모든 플립플롭의 단에서 상태변화가 일어난다.비동기식 Counter: 모든 단의 플립플롭에 클록 펄스 ... 가 동기되지 않고, 전단의 출력을 받아서 각 플립플롭을 차례차례로 동작하여 가기 때문에 첫 단에만 클록 펄스가 필요하다. 일명 캐스케이드(cascade) 카운터 라고도 한다.* IC

리포트 | 5페이지 | 1,500원 | 등록일 2013.12.26

다운로드 장바구니

이전10개 24 25 26 27 282930 31 32 33 다음10개

파워링크

신청하기