"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 601-620 / 1,234건

verilog - D 플립플랍의 setup time, hold time 구하기

⦁ D-FF 구현할 때, 참고할 점module dff_rst (D, RST, CL, Q);input D, RST, CL;output Q;reg Q;always @(posedge ... CL or negedge RST)// CL의 상승엣지(positive-edge)에서 데이터를 받아들임beginif (!RST) Q

리포트 | 4페이지 | 1,000원 | 등록일 2013.06.23

다운로드 장바구니
실험4. 논리 게이트와 부울 함수의 구현 예비

기 전까지는 원래의 상태를 유지한다. 종류로는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등이 있다.2) RS 플립플롭 : S(Set), R(Reset), C ... 에서 S = R = 1인 경우에 발생하는 문제점을 보완한 플립플롭이다. J와 K는 SR 플립플롭의 S와 R에 해당하고 J = K = 1일 때 Q'(t)를 출력한다.4) D 플립플롭 ... : 한 개의 입력을 가진다. D = 0이면 출력은 0, D = 1이면 출력은 1로 변화한다. 단일 비트 저장용으로 유용하다.5) T 플립플롭 : JK 플립플롭의 JK를 하나로 묶

리포트 | 7페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
논리예비6 래치와 플립플롭

회로(monostable circuit)의 의미로 쓰이는 경우도 있으나 용어 사용상 금지하고 있다. 플립플롭의 종류에는 R-S, J-K, D, T 등이 있다.세트 입력 단자 및 ... 된다. 표는 동기식 D 플립플롭의 입력 값과 출력 값의 관계를 나타낸 것이다. Qn+1은 n＋1번째의 클록 펄스에 의한 출력을 표시한다.세트 입력 단자 및 리셋 입력 단자가 있고 세트 ... 실험 6. 래치와 플립플롭(Latch & Flip-Flop)1. 실험목적- 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 실험이론74HC04, 74HC

리포트 | 6페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
디지털 시스템 (VHDL Half Adder, Full Adder, 로직과 VHDL로 설계) 인터비전 report

10월 27일D플립플롭으로 3비트 2진 카운터 설계(회로도)D플립플롭으로 3비트 2진 카운터 설계(파형)D플립플롭으로 3비트 2진 홀수 카운터 설계(설계도)D플립플롭으로 3비트 2진

리포트 | 9페이지 | 1,000원 | 등록일 2012.12.28

다운로드 장바구니
멀티바이브레이터

가 입력안정과 비 안정 멀티바이브레이터이다.1. 555 타이머(The 555 Timer)555 타이머는 8번핀 IC에 포함된 스위칭 회로이다. 이런 IC는 두 개의 비교기, 플립플롭 ... 핀에서부터 순서대로 정해진다. 핀 번호는 741 OP-AMP의 핀 번호와 동일하다.칩 내부에는 두 개의 비교기 C_{ A} 와 C_{ B}, 한 개의 플립플롭(FF), 한 개 ... 된다.대역소거필터의 이상적인 블록특성은 그림1-(d)에 보여 진다. 이 필터는 특정 주파수 소거 영역 안에 있는 주파수를 제외한 모든 주파수를 통과시킨다. f _{o}와 B가 이 필터

리포트 | 10페이지 | 1,000원 | 등록일 2017.01.26

다운로드 장바구니
논리회로실험 결과보고서9 RAM

의 차이에 대해 알아보았다. SRAM은 휘발성 기억소자로써, 전원이 공급되는 한 데이터는 지워지지 않는다. 플립플롭 방식의 메모리 셀을 가진 기억장치인데, 복잡한 재생 클록이 필요 ... 로써 Active low로 작동하였고, D와 Q는 각각 input data와 output data였다. 또한 WA와 WB는 Write Address 입력 단자였고, RA와 RB

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
레지스터 실험(예비)

시프트 레지스터그림 12-2는 D-FF 7474소자를 사용하여 회로를 구성하였다. 우선 모든플립플롭을 Low상태(즉 D와 CLR을 Low)에서 High 상태로 한다. CP에는단일 ... )를 이용한 카운터의 동작을 이해한다.? 실험관련 이론- 레지스터 : 플립플롭은 2진 정보를 저장하기 위하여 사용되고 있으나, 일반적인 디지털 데이터는 1비트 이상의 비트열로 구성 ... 되어 있으므로 데이터를 저장하기 위하여 여러 개의 플립플롭이 필요한 것이다. 다시 설명하면 1비트 또는 복수의 비트를 유지하는 기억장치나 회로로서 이용 목적에 따라 사용되며 수시로 그

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
디지털실험 15예비 up/down counter

)에 많이 사용된다.4개의 플립플롭 2진 카운터는 16상태에서 0000, 0001, 0010, …, 1111로 하나씩 증가한 후, 다시 0000으로 스스로 원위치로 돌아오는 구조 ... ounter의 구조는 아주 간단하다. (a)에서처럼 각각의 플립플롭은 앞단의 플립플롭의 Q`(A`, B`, C`)로서 트리거 된다. 이것은 down counter sequence를 통하 ... 감소하여 세는 데 사용될 수 있는 카운터는 Up/Down counter라 한다. 또한 Up/Down counter는 A/D(Analog-to-Digital conversion

리포트 | 8페이지 | 1,000원 | 등록일 2014.09.30

다운로드 장바구니
09시프트 레지스터 결과

하고 있던 것 때문에 회로가 작동하지 않았다. 문제점은 D플립플롭에 프리셋과 클리어를 넣지 않았다는 것이다. 처음에 생각할 때는 클리어와 프리셋에 입력을 주지 않아도 자동으로 H ... 었다.프리셋과 클리어에 모두 H를 입력하고 LOAD상태에서 D플립플롭 중 하나에만 H를 넣고 클락은 오실로스코프를 이용하여 주었다. 처음에는 4개의 LED 중 하나에만 불이 들어와 있 ... 었는데 LOAD에서 SHIFT 상태로 바꾸어 주자 한 비트씩 이동하는 LED의 출력을 볼 수 있었다. 우리 조는 LOAD 상태에서 D플립플롭 두 개에 H를 넣고 SHIFT로 바꿀 때도 해 보았는데 역시 한 비트씩 이동하면서 LED 출력이 이동하는 것을 볼 수 있었다.

리포트 | 2페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
실험7예비 Shift Register

면 Shift register는 여러 개의 플립플롭을 연결시켜 입력에 대한 출력이 연쇄적으로 연결되는 형태를 가진다. 입력되는 공통신호에 대해 그 값들이 변하게 되고 Shift 되는 기능 ... 의 플립플롭회로입력1101이 클록 펄스에 따라서 들어가면 FF1∼FF4는 0000상태에서부터 1000→0100→1010→1101과 같이 변화된다.3. 사용 부품- 74HC00, 74HC ... 는 정보를 병렬 형태로 동시에 읽을 수 있다.3) 병렬 입력, 직렬 출력병렬 형태로 D1에서 D4까지 선에 데이터를 입력 한다. 데이터를 레지스터에 기록하기 위해서 쓰기/시프트 제어신호

리포트 | 7페이지 | 2,000원 | 등록일 2014.05.13

다운로드 장바구니
10비동기식 카운터 예비

두 번째 플립플롭의 입력 D2로 연결되어 있는 회로의 타이밍을 고려해 보자. 그림 7-8(b)에서 음영으로 표시된 부분은 두 번째 플립플롭의 셋업타임 (ts)과 홀드 타임(th ... ) 구간을 나타낸다. 따라서 이 구간에서 두 번째 플립플롭의 입력 D2의 값이 변화되면 안 된다. 그런데 첫 번째 플립플롭의 출력 Q1은 클럭의 상승 에지 시점에서부터 전달지연시간 후 ... 비동기식 카운터 예비보고서1. 목적가. 4상태를 가진 상태도를 회로로 구현하고 동작을 확인한다.나. T-플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동작

리포트 | 6페이지 | 1,000원 | 등록일 2012.11.06

다운로드 장바구니
설계07. 전기기기 제어용 발진회로 설계 (예비레포트)

플립플롭을 들어가 반복 되는 것을 확인할 수 있다.단안정 회로는 555타이머를 사용해서 파형을 발진(High/low)시키며 짧은 시간에 스위치를 이용한 회로의 open/close ... 다. 최대 VCC 는 18 V 이하이며 최대 전력소모는 600 mW 이하로 제한된다.3) Output: 3번 단자는 출력단자로서 다른 회로에 연결된다. 이곳의 전압은 플립플롭의 조건 ... 한다. 커패시터의 전압이 2/3? VCC의 문턱전압 이상이 되면 COMP1는 상태를 바꾸게 되고 플립플롭을 리셋시켜 출력은 0 상태가 된다.6) Reset: 4번 단자는 플립플롭을 직접

리포트 | 10페이지 | 8,000원 | 등록일 2014.06.15 | 수정일 2020.04.26

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [예비레포트]

결정됨논리 게이트로만 구성되며, 플립플롭 같은 기억소자는 포함되지 않음.조합 논리 회로 설계 : 디코더해독기임의의 입력 번호에 대응하는 출력만을 활성화 시킴.N비트 2진 입력 신호 ... .입력 A : Button Switch 1입력 B : Button Switch 2입력 C : Button Switch 3입력 D : Button Switch 4입력 S0, S1 ... Switch 2입력 C : Button Switch 3입력 D : Button Switch 4입력 S0, S1 : BUS Switch 1,2출력 Q : LED 1Behavioral

리포트 | 15페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
8장. 플립플롭

->실험 결과를 보면, 래치는 E=1인 동안 출력 값이 변하고, 플립플롭은 하강에지에서 출력 값이 변한다.4. SN74LS75 D 래치를 실험용 브레드 보드에 장착하여 D 래치 ... 의 동작을 확인 하여 타이밍도를 그려라.클럭이 1인동안만 출력이 변화한다.실험.2[2-1] 아래 그림에 나타낸 것과 같이 TTL7474 칩은 2개의 D 플립플롭을 포함하고 있는 IC ... 칩이고, TTL7476A는 2개의 JK 플립플롭을 포함하고 있는 IC 칩이다. 이 칩들을 사용하여 실험함으로써 표 5와 표 6을 완성하라. 또 표 5의 결과로부터 TTL7474 D

리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
디지털 시계 제작(디지털공학 실습 과제)

은 클럭과는 상관없이 변화되는 비동기식 입력이 된다. 비동기식 입력신호 B는 첫번째 D 플립플롭을 지나게 되면 동기식 신호 Q1로 바뀌게 된다. 즉 플립플롭의 출력은 클럭의 상승모서리 ... 에 동기되어 변화되기 때문에 입력 B가 비동기적으로 변하더라도 플립플롭의 출력 Q1은 클럭에 동기되어 변하게 된다. 두번째 D 플립플롭은 첫번째 플립플롭의 출력을 그대로 받아들여 ... 면 될 것이다. 따라서 시를 나타내는 12진 카운터의 enable 출력 Eo를 T 플립플롭의 입력에 연결해주면 된다. 참고로 앞에서 설계했던 시, 분, 초들을 나타내는 각 카운터

리포트 | 12페이지 | 2,500원 | 등록일 2013.01.18

다운로드 장바구니
디지털공학실험 10/e 22장 예비보고서 입니다. 저자 David.M.Buchla

: 74195 4비트 시프트 레지스터, 7400 4조 NAND 게이트, 7493A 카운터, 7474 D 플립플롭, 7486 4조 XOR,4조 DIP 스위치, LED 4개, 저항 ... 을 갖는다. 10비트 링 카운터의 경우에 각 10진수에 대해 유일한 출력을 갖고 있다.(b) 존슨 카운터 : 마지막 플립플롭의 보수 출력이 첫 번째 플립플롭의 D입력(D 플립플롭 ... 330Ω 4개, 1㏀ 6개, N.O 푸시버튼 2개4. 실험이론◎ 시프트 레지스터 : 플립플롭으로 구성되고, 디지털 시스템에서 데이터 전송과 저장에 관련된 응용 분야에 매우 중요

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
Verilog HDL

음*reg는 조합논리회로의 모델링에도 사용되므로, reg가 항상 하드웨어적인 저장소자를 의미하지는 않음D 플립플롭2:1 MUXinteger 자료형정수형 값을 취급하며, 절차적 할당문 ... 되유지하드웨어 레지스터를 모델링하기 위해 사용될 수 있음*edge－sensitive (플립플롭 등)와 level－sensitive (래치 등)의 저장소자들을 모델링할 수 있

리포트 | 77페이지 | 3,000원 | 등록일 2016.04.06 | 수정일 2017.03.08

다운로드 장바구니
시프트레지스터

실험13시프트 레지스터 (Shift Registers)결 과1) 그림 13-8에 따라 표 13-1을 작성하라.표 13-1 D 플립플롭을 이용한 4-bit 우측 시프트 레지스터 ... 펄스의 수에 따라 좌우로 자리 이동을 하고, 이동한 뒤의 남은 자리는 0으로 채워진다. D플립플롭을 사용하여 4-bit 우측 시프트 레지스터실험을 하였다. D입력이 1일 때 클록 ... 펄스로 인해 데이터를 한 비트씩 한 플립플롭에서 이웃한 플립플롭으로 자리 이동시키기 위해 일련의 플립플롭을 사용하는 디지털 저장 회로를 말한다. 데이터는 게이트의 추가나 클록

리포트 | 3페이지 | 1,000원 | 등록일 2012.07.09 | 수정일 2014.05.21

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

(WE) 입력이 추가된다는 점을 제외하면 ROM과 유사하고 WE가 활성화되면 데이터 입력이 선택된 메모리 위치에 저장된다.정적 RAM에서 메모리 위치는 에지트리거되는 D 플립플롭 ... 에 공급되어야 하는 전류의 양도 적지만, 재기록을 위한 부가회로가 필요하다.SRAM은 플립플롭으로 구성되어 있기 때문에 전원이 가해지고 있는 동안에는 플립플롭에 저장된 데이터가 계속 ... 할 수 있는 매개체 또는 소자를 가리킨다. 2진계에서는, 한 비트가 0과 1의 두 경우 중 하나로 저장된다. 플립-플롭이 한 비트 메모리의 예이며, 적절한 전송 메커니즘과 읽기-쓰

리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

-1)실험 3 D F/F(IC이용)- 실험2와 동일DCQ(t)010111x0Q(t-1)-D Flip-Flop은 데이터 플립플롭이라고도 하고 R-S 플리플롭에서 약간의 변형과정을 거친 ... 실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보고 동작특성을 이해해본다 ... 과 Reset값이 일치하는걸로 보아 회로 연결에는 문제가 없었던것같다.실험 2 D F/F(Gate 이용)- R-S F/F의 변형- 입력값이 출력값이 된다.DCQ(t)010111x0Q(t

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니

이전10개 26 27 28 29 303132 33 34 35 다음10개

파워링크

신청하기