"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 681-700 / 1,234건

디지털실험 예비 #2

(예비)Lab 2. 멀티플렉서, 플립플롭디지털 실험이명진 교수님금(09:00 ~ 13:00)[과 MT 참석자]2007122043 김병주Due date - 2012.03.23 ... 은 준비시간이 필요한데, 그림 (f)와는 달리 그림 (g)는 입력의 변화값이 CLK에 도달하기전에 D에 먼저 입력이 들어가게 되고 어느정도 대기를 하고 있을것이다. 따라서 입력이 0 ... ->1이 될 때, 출력이 “1”이 될것이고, 입력을 계속 바꾸어도 출력은 계속 “1”이 될것이다. 하지만 (f)는 setup time이 충분하지가 않고, D의 입력과 CLK의 입력이 동시에 들어가기 때문에, 예측하기 어렵다.

리포트 | 3페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
Flip_Flop_예보&결보

에 널리 이용된다. 일반적으로 플립플롭은 그 입력회로의 구성에 따라서 RS 플립플롭, D 플립플롭, T 플립플롭, JK 플립플롭 등으로 구분되며, 이 실험에서는 RS 플립플롭에 대해서 ... 만 살펴보고 나머지는 다음에 다루기로 하겠다.(중 략)1. 제 목 : D 및 JK Flip-Flops2. 목 적 : D, T, JK 및 마스터-슬레이브 플립플롭의 동작원리 ... 를 살펴보고 측정을 통하여 그 특성을 확인한다.3. 관련 이론 : (1) D 플립플롭D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터 플립플롭이라고도 한다. D

리포트 | 3페이지 | 2,000원 | 등록일 2010.10.04

다운로드 장바구니
실험6.레지스터 구성

Background)자리이동 레지스터(Shift Register): 각 플립플롭의 출력이 옆에 있는 플립플롭의 입력에 차례로 연결되어 있어서 클럭펄스가 들어올 때마다 저장된 이진 ... 을 레지스터에 값을 로드(load)한다고 말한다. 또한 레지스터에 어떤 값을 저장할 때 레지스터를 구성하는 모든 플립플롭들의 클럭단자가 공통으로 연결되어 있어서 각 플립플롭이 각자 ... /parallel-out, Universal Parallel-in/parallel-out, Ring counter74LS74[DUAL D-TYPE POSITIVE EDGE

리포트 | 10페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
RS플립플롭에 대한 정의와 회로 구성도

..PAGE:1..PAGE:2t1t2t3t4t0기본적인 플립플롭(basic flip flop)으로 1비트의 정보를저장할 수 있는 소자래치(latch)회로도타이밍도진리표1 ... , T 플립플롭1비트의 정보(1 또는 0)를 저장할 수 있는 기억소자클럭의 상승(또는 하강) 모서리에 동기되어 상태값 Q가 변화됨플립플롭플립플롭 종류플립플롭 기호 ... 신호..PAGE:4Enable 제어신호를 갖는 D 래치..PAGE:5시간에 따라 0과 1 값을 주기적으로 반복하여 갖는 신호클럭(clock) 신호..PAGE:6SR, JK, D

리포트 | 8페이지 | 1,000원 | 등록일 2011.02.15

다운로드 장바구니
[토끼] Shift Register, 쉬프트 레지스터의 구현 및 검증

플롭들을 여러 개 모아놓은 회로를 말한다. 그림 1-1에 가장 간단한 형태의 4비트 레지스터를 나타내었다. 그림 1-1에 나타낸 4비트 레지스터는 D 플립플롭 4개로 구성되어 있 ... 오후기초전자공학 실험21.Titleshift register & division circuit2.Name3.Abstract1) 레지스터① 레지스터는 별도의 게이트가 없이 플립플롭 ... .③ 병렬적으로 입력된 레지스터의 데이터를 1개씩 시프트해서 순차적으로 꺼낼수 있다.3) 단방향 자리이동 레지스터① 여러개의 플립플롭을 캐스케이드하여 한 플립플롭의 출력이 그 옆

리포트 | 23페이지 | 5,000원 | 등록일 2011.05.30 | 수정일 2020.07.10

다운로드 장바구니
레지스터 실험 예비 보고서

-FF 7474소자를 사용하여 회로를 구성하였다. 우선 모든 플립플롭을 Low상태(즉 D와 CLR을 Low)에서 High 상태로 한다. CP에는 단일펄스 발생기를 연결하여 단일 펄스 ... 1. 실험 목적※레지스터의 기본 원리를 이해한다.※시프트 레지스터(Shift register)를 이용한 카운터의 동작을 이해한다.2. 실험 이론플립플롭은 2진 정보를 저장하기 ... 위하여 사용되고 있으나, 일반적인 디지털 데이터는 1비트 이상의 비트열로 구성되어 있으므로 데이터를 저장하기 위하여 여러 개의 플립플롭이 필요한 것이다. 이렇게 여러 비트의 정보

리포트 | 4페이지 | 1,000원 | 등록일 2011.04.01

다운로드 장바구니
디지털로직실험 13장 디멀티플렉서를 이용한 조합논리 회로

작성.● 사용 부품7408 또는 74LS08 4조 AND 게이트7474 2조 D 플립플롭74LS139A 디코더/디멀티플렉서4조 DIP 스위치 1개LED: 적색 2개, 노란색 2개 ... 순서의 이진 카운터를 사용하면 회로에 어떤 영향이 있겠는가?=> 기본적으로 카운터를 구성하기 위한 부품 사용이 많아 질 것이다. 또한 이진 카운터를 구성할 경우에는 D플립플롭 ... 라고 생각 되어 진다.● 고찰사항=> 이번 실험의 목적은 디멀티플렉서와 D플립플롭으로 구성한 그레이코드 카운터를 이용하여 교통 신호등을 구성해보는 실험이 였다. 이번 실험으로 74LS

리포트 | 7페이지 | 4,500원 | 등록일 2013.06.22 | 수정일 2021.02.02

다운로드 장바구니
순차회로 설계 결과보고서

되면 출력은 항상 0이고, rising edge의 clock에서 입력값을 그대로 출력시키는 D 플립플롭을 설계하였다.- 8bit shift register를 구현하기 위해 D F/F ... 2. 레지스터1. D F/F 8개를 가지는 병렬 레지스터 스키메틱 설계(1) Schematic Design병렬 레지스터 Schematic Design 1병렬 레지스터 ... 때 출력값은 항상 값을 유지하였다.2. 8비트 시프트 레지스터 VHDL 코딩(1) 소스 코드 - D F/FD F/F8bit shift register- reset에 1이 입력

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[논실]예비7, 200820126, 안효중, 4조

Register플립플롭이 서로 연결되어 있는 형태로, 데이터를 저장 하였다가 클럭이 들어올 때 마다 한 칸씩 shift 되는 기능을 가지고 있다. 직렬-병렬 정보 변환기는 정보가 직렬 ... 을 가지고 있다.② n비트 레지스터n비트 레지스터는 n개의 플립플롭이 서로 연결되어 있는 형태를 가지고 있다. 입력이 들어가면 클럭에 맞춰서 정보가 shift 된다. 예를 들 ... 어 1101이 클럭대로 들어가면 FF1부터 FF4까지 1000→0100→1010→1101 순으로 shift 되는 모습을 볼 수 있다.위의 회로도는 JK 플립플롭에 공통적으로 클럭이 들어가

리포트 | 3페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니
플립플롭에 대하여

)D플립플롭4)T플립플롭5. 플립플롭의 응용6. 참고 문헌1. 플립플롭이란?‘간단히 말하자면 클록 펄스에 의해서 출력이 결정되는 논리회로도이다.’컴퓨터 시스템의 주요기능으로 연산 ... , Jk, D, T 플립플롭 등)가 있다. 각 플립플롭에 대한 회로 및 동작 특성을 알아보기 전에 모든 플립플롭에 적용되는 공통된 사항을 먼저 알아보자.플립플롭은 래치와는 달리 ... REPORT디지털 공학 설계장화수2010년 11월 26일목차1. 플립플롭의 개요2. 플립플롭의 분류3. 플립플롭의 원리4. 플립플롭의 종류1)RS플립플롭(1)비동기식 RS플립플롭

리포트 | 30페이지 | 3,000원 | 등록일 2011.01.15

다운로드 장바구니
2진계수기 실험보고서

으로 Up Down카운터는 카운터의 계수 값이 증가하면 Up, 감소하면Down카운터라고 할 수 있겠다.동기식 카운터의 원리 및 필요성을 이해할 수 있었고, T-플립플롭은 2진 계수동작 ... 을 할 수 있다는 것에 대해서도 알게 되었다. AND 게이트를 통하여각 플립플롭의 T입력을 클럭 펄스와 동기시켜 동기식 가산 카운터를 구성할 수있고 클럭 펄스 입력 Cp는 모든 ... 단의 플립플롭 T단자에 접속되어 있는 AND게이트의 입력에 접속되어 있어 클럭펄스가 변화될 때 동시에 각 플립플롭의T입력도 변화하는 이론도 공부할 수 있었다.우리가 실험한 4진 Up

리포트 | 7페이지 | 2,000원 | 등록일 2011.11.21

다운로드 장바구니
실험 18

◆ 7474 2조 D플립플롭◆ 7493A 2진 카운터◆ LED 2개◆ 저항 : 330옴 2개, 1.0K옴 2개◆ 추가 조사용 실험 기기와 부품 : 7486 4조 XOR 게이트 ... 들에 동시에 클럭이 수행도되록 구성비동기 카운터 : 각각이 번갈아 이전 단으로부터 클럭이 받는 일련의 플립플 롭으로 구성비동기 카운터를 리플 카운터라고 한다.D또는 J-K 플립플롭 ... 의 시퀀스를 관찰한다.그 다음 1kHz로 올리고 2채널 오실로스코프로 A와 B출력 파형을 관찰한다.이 회로는 D플립플롭의를 입력 D로 연결시켜 토글기능 만들어 사용하는 회로도 이다.실험

리포트 | 14페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 예비보고서

은 D 플립플롭으로 구성된 4비트 링 카운터 회로도를 나타내었다. 회로도로부터 알 수 있듯이 링 카운터의 각 D 플립플롭은 자신의 왼쪽에 있는 플립플롭의 출력을 입력으로 받아들이도 ... 시킬 수 있는 레지스터로 하나의 플립플롭의 출력이 다음 플립플롭의 입력에 종속 연결된 형태이다.< 4비트 시프트 레지스터 >2. 링 카운터(ring counter)의 구조아래 그림 ... 록 차례로 연결되어 있으며 맨 오른쪽 플립플롭의 출력은 맨 왼쪽 플립플롭의 입력으로 연결되어 있으므로, 클럭 펄스가 하나씩 입력될 때마다값은로,값은로,값은으로,값은으로 순환

리포트 | 8페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
#6 디지털실험 결과

.▶ Discussionpart1과 거의 비슷하였기 때문에 실험이 어렵지 않았다.Part3.▶ 코드분석part2에서 설계한 Gated Dlatch의 조합을 이용하여 Clk에 따라 작동하는 플립플롭 ... 을 얻는데 어렵지 않았다.Part 2.▶ 코드분석assign 구문으로 NAND게이트와 NOR게이트를 사용하여 D-latch를 설계▶ Compile 분석Total pins 3 = 2 ... .309nsth (Hold time) – -4.042 ns▶ 실험 동작Clk가 ‘1’일 때, D값이 그대로 출력으로 들어가고, ‘0’일때는 D값이 변해도 그대로다

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
J K 플립플롭

의 전달 지연 측정.2. 이론 요약D 플립플롭은 동작 상태의 클럭 에지에서만 출력이 변하는 에지 - 트리거 소자이며, 단지 1을 저장하는 세트와 0을 저장하는 리셋만 존재하여여러 응용 ... 16. J-K 플립플롭1. 실험 목표□ 비동기 및 동기 입력을 포함한 J-K 플립플롭의 여러 구성에 대한 테스트.□ 토글 모드에서 주파수 분할 특성 관찰.□ J-K 플립플롭 ... 에 제한을 받는다.J-K플립플롭은 기본적으로 S-R 플립플롭의 무효 출력 상태를 토글이란느 새 모드로 대체함으로써 부가적인 논리를 갖는 클럽 입력 S-R 플립플롭이다. 토글은 플립

리포트 | 4페이지 | 1,000원 | 등록일 2011.01.05

다운로드 장바구니
디지털설계를위한 PLD 순차회로구현 방법과 모듈보드 안내서

로부는 조합회로와 D플립플롭으로 구성되어 있는 동기식순차회로다.?디지털설계 교과목에서는 순차회로부의 동작을 위한 ASM 차트를 Atmel사의 PLD소자인 품명 ATF22V10B인 ... 과 같이 구성되고 입력핀으로 혹은 출력핀으로 사용할 수 있다.?출력으로 사용할 때 D 플립플롭에 대한 출력 혹은 논리게이트의 단순조합으로 이용할 수 있다.?D 플립플롭을 사용하지 않 ... 을 때는 단순 조합회로의 조합 식 하나를 구현한다.?D 플립플롭을 이용할 때는 플립플롭의 D에 조합식이 인가되고, AR 비트는 비동기 리셋, SP에는 동기프리셋 신호를 인가하여 사용

시험자료 | 17페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니
논리회로실험 8주차 결과보고서

은 입력신호 D가 clock에 동기되어 그대로 출력에 전달되는 특성이 있는 가장 간단한 Flip Flop이다. 플립플롭은 1비트 타임의 지연소자로 입력 D에 의해 출력 Q가 1비트 타임 ... 결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1.D latch의 회로 ... 를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? D latch의 Quartus Ⅱ Schematic을 이용

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
플립플롭 (Flip-Flop)

지속 하나이다. D 플립플롭은 SR 플립플롭에 약간의 변형을 가한 것으로 SR 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것이다.양쪽의 NAND 게이트 ... .AbstractFlip-Flop의 동작을 구현하여 실제 회로 기판 및 DE2 Board를 통해 동작을 확인하고. 순서 논리회로를 이해한다.4.Background1. 플립플롭(Flip-Flop)플립 ... 플롭의 회로는 과거의 주어진 정보(1,0)를 기억할 수 있다. 그리고 이 기억작용을 실현하기 위하여 NAND 회로나 NOR 회로에 FeedBack을 거는 수법이 사용된다. 플립플롭

리포트 | 29페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
#10 디지털실험 예비

에 의해서도 LEDG에 불이 들어오게 되고 HEX1로 플립플롭의 출력을 나타내었다.always문에서 입력 값 w에 의해 A상태에서 입력이 0이면 다음상태인 B로 가고, 그 외의 입력 ... 으로 이동하게 만드는 실험이다. 왼쪽에서 사라진 글자는 오른쪽에서 다시 나오게 만들었다.상태를 나타내는 H0~H8까지가 각각 y_Q(현재 상태), Y_D(차기상태)로 H0(0000

리포트 | 4페이지 | 1,000원 | 등록일 2013.12.12 | 수정일 2014.04.22

다운로드 장바구니
[기초회로실험]실험11.기본게이트와 카운터(결과보고서)

플립플롭과 D플립플롭, D래치를 직접 측정해 보는 실험이었다.이 실험에서 알 수 있던 것은 JK플립플롭은 R-S Flip Flop 과 AND 게이트로 구성되며, R-S Flip ... 플립플롭과 D플립플롭, D래치의 진리표를 직접 확인해 볼 수 있었다.(1) 실험절차 (3)의 결과를 이용하여, 실험절차 (3)의 두 회로와 동일한 입출력 특성을 가지는 회로를 구성

리포트 | 8페이지 | 1,000원 | 등록일 2011.11.18

다운로드 장바구니

이전10개 30 31 32 33 343536 37 38 39 다음10개

파워링크

신청하기