"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 841-860 / 1,234건

디지털공학실험 15장 D 래치 및 D 플립-플롭(예비)

15D 래치 및 D 플립-플롭■ 실험 목표이 실험에서는 다음 사항들에 대한 능력을 습득한다.● 래치로 SPDT 스위치의 되튐에 의한 영향을 제거하는 방법에 대한 입증● NAND ... 게이트와 인버터를 이용한 게이티드 D 래치 구성 및 시험● D 플롭-플롭의 테스트 및 래치와 플립-플롭의 몇 가지 응용회로 조합■ 사용 부품7486 quad XOR 게이트7400 ... quad NAND 게이트7404 hex 인버터7474 dual D 플립-플롭적색 LED녹색 LED저항 : 330Ω 2개, 1.0KΩ 2개■ 관련이론이제까지 본 바와 같이 조합 논리

리포트 | 11페이지 | 2,500원 | 등록일 2010.04.06

다운로드 장바구니
실험 38 위상검출기

실험 38. 위상 검출기소요 부품 및 장비 7404 TTL 인버터 7442 BCD-to-decimal 디코더 7474 이중 D- 타입 플립플롭 7490 십진카운터 5V 직류전원 ... - 플립플롭 진리표7442 출력 pin 과 7474 pin5 파형 7442 1PIN 7442 11PIN 7442 6PIN 7442 2PIN실험 38-1 의 데이터 - 위상검출기 위상검출 ... 장치 TTL 전압신호발생기 2 채널 오실로스코프 DMM 브레드보드위상 검출기 회로 구성도7490 십진 카운터에 대한 타이밍도bcd-t0-10 진 디코더 진리표7474 이중 d

리포트 | 9페이지 | 1,500원 | 등록일 2009.11.25

다운로드 장바구니
실험예비45_디지털 IC 플립 - 플롭

한다. Q 출력을 표 45-9에 기록한다.? S1을 열고(높은 입력) Q 출력을 표 45-9 기록한다.DCLKQ0↑1↑표 45-9. 에지트리거 D 플립-플롭ⅳ. JK 플립플롭 ... 클럭이라 부르는 신호가, 언제 플립-플롭이 상태를 변화시켜야 하는지 결정한다.인버터를 포함시켜 RS 플립-플롭을 D 플립-플롭으로 변환할수 있다.D 플립-플롭의 장점은 부정의 상태 ... 가 없다는 것이다. 상향 에지트리거 D 플립-플롭은클럭의 상승에지에서 데이터를 저장한다. 프리셋과 클리어는 클럭의 동작과 무관하게직접 세트, 직접 리셋시키며, 트글 플립-플

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.14

다운로드 장바구니
[전기전자기초실험]10장 - 플립플롭과 카운터 설계 실험 [예비&결과]

QN 의 nand 결과를 Q 에 저장nand nand2(QN, w2, Q); // w2 와 Q 의 nand 결과를 QN 에 저장endmoduleJ-K 플립플롭- 세트 입력 단자 및 ... 리셋 입력 단자가 있고 세트 신호로 인해 1의 상태, 리셋 신호로 인해 0의 상태로 되는 플립플롭에서 세트 신호와 리셋 신호가 동시에 가해졌을 때의 상태가 반전하는 플립플롭. 표 ... 에 동기식 J-K 플립플롭의 입력값과 출력값의 관계를 나타냈다. Qn, Qn+1은 n, n+1번째의 클록 펄스가 들어갈 때의 출력을 표시한다.

리포트 | 6페이지 | 1,000원 | 등록일 2010.12.08

다운로드 장바구니
컴퓨터구조 1장 주관식 연습문제

를 일시적으로 유지 또는 기억시켜 두는 장치나 회로를 말하며 래치라고도 한다.☞ 종류 : RS플립플롭, JK플립플롭, T플립플롭, D플립플롭, 주종플립플롭3. RS플립플롭의 상태표 ... )Qt+1 (입력후의 값)00*************100110110101111105. T플립플롭과 D플립플롭에 대해 설명하고 상태표를 작성하시오.☞ T플립플롭 특성 : JK플립플롭 ... )000011101110☞ D플립플롭 특성 : 입력 D를 그대로 출력한다. RS플립플롭의 변형으로 S와 R을 인버터로 연결하여 입력에 D라는 기호를 붙인 것이다.☞ D플립플롭의 진리표DQt

리포트 | 5페이지 | 1,500원 | 등록일 2008.10.30

다운로드 장바구니
실험예비보고서 6 : 플립-플롭 RS/D/JK

hange)10Q0 (toggles)3. D 플립-플롭의 이론S-R이나 J-K 플립플롭과는 달리 이 플립플롭은 오직 하나의 동기식 제어 입력 D를 갖는다.D-플립플롭의 동작은 매우 ... 간단하다. Q는 PGT의 CLK입력이 발생하였을 때, D 입력의 상태와 같은 값을 출력한다. 즉, PGT가 발생하는 순간의 Dshsfl 값이 플립플롭에 저장되는 것이다.◇ JK플립 ... 하는 D-플립플롭(b)파형도4. T 플립-플롭의 이론입력 T=0일 경우 00이 되어 출력 Q는 변하지 않게 되고, 입력 T=1일 경우 11이 되어 출력 Q값이 반대로 바뀌게 된다

리포트 | 4페이지 | 1,500원 | 등록일 2008.11.08

다운로드 장바구니
시프트 레지스터

진수를 레지스터에 저장하려면 플립플롭이 4개 필요하다. 2진수를 레지스터에 직렬로 입출력할 수 있게 플립플롭을 연결한 것을 시프트 레지스터 (shift register)라고 한다 ... ) 직렬입력 - 직렬출력그림 9-2는 74LS91시프트 레지스터의 핀 배치와 논리도 이다. 8개의 RS플립플롭이 직렬로 연결되어 데이터를 직렬로 입력하고 출력할 수 있는 TTL ... MSI칩이다.각 플립플롭의 클럭 입력은 NT에서 동작하도록 버블이 붙어 있으나, 실제는 클럭이 인버터를 거치므로 데이터는 클럭의 PT에서 이동한다. 입력 A, B중 하나는 데이터

리포트 | 7페이지 | 1,000원 | 등록일 2009.05.28

다운로드 장바구니
[논리회로실험] 래치와 플립플롭 (예비)

에 인가해서는 안된다. JK 플립플롭은 이와 같은 SR 플립플롭의 단점을 보완한 플립플롭으로, J와 K 입력단자에 동시에 1이 인가될 때 출력 값이 반대로 바뀌는 기능을 수행 ... 한다. 즉 JK 플립플롭의 J와 K 입력단자를 각각 SR 플립플롭의 S와 R 입력단자로 생각하면, JK=00, 01, 10일 경우에는 SR 플립플롭과 동일한 기능(JK=SR=00일 경우 ... 을 설명하라.T 플립플롭(Toggle flip-flop)은 JK 플립플롭을 이용하여 만들 수 있으며, 입력 T=0일 경우 JK=00이 되어 출력 Q는 변하지 않게 되고, 입력 T=1

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[전자회로실험] 래치와 플립플롭 예비레포트

, 74S74 D 플립플롭에 관해 회로를 조사하고, setup 및 hold 시간와에 대해 자료 값을 조사하고 그 정의를 적어라.-: Setup 시간, Clock 신호가 바뀌기 전 ... 로 변할 때의 지연 시간 (하강지연시간)[ 74LS73 JK 플립플롭 ][ 74S74 D 플립플롭 ](3) [그림1] RS 래치의 이론적인 상태도를 그려라.QCLKRS그림 1. RS ... 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지함을 의미한다. D-type의 플립플롭과 래치의 회로구성은 같으나 D 플립플롭

리포트 | 6페이지 | 1,000원 | 등록일 2008.11.21

다운로드 장바구니
[논리회로실험] 시프트레지스터와 카운터 (예비)

우측 쉬프트가 행하여질 때마다 MSB에는 "0"이 들어온다. 이것은 우측 쉬프트(right shift)의 한 예이다.D플립플롭을 이용해서 구성한 우측 쉬프트 레지스터(right s ... hift register)이다. 여기서 각 단 D플립플롭에 현재 기억되어 있는 데이터값을 1010 이라 하고, 새로운 외부 데이터 직렬 입력 11010 이 D입력으로 입력될 때 ... 의 플립플롭을 연결해서 구성된다. 일반적으로 링 카운터는 같은 MOD 수를 가진 2진 카운터보다 더 많은 플립플롭을 요구한다. 플립플롭의 사용이 효율적이지 못함에도 불구하고 링

리포트 | 16페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[레지스터 특징][쉬프트레지스터 개념][쉬프트레지스터 원리][쉬프트레지스터 종류]레지스터의 특징 고찰과 쉬프트레지스터의 개념, 쉬프트레지스터의 원리, 쉬프트레지스터의 종류에 관한 분석(레지스터)

한 쉬프트 레지스터는 플립플롭만을 사용한 것이다. 주어진 플립플롭의 Q 출력은 그 오른쪽에 있는 플립플롭의 D 입력에 연결되어 있다. 각 클럭펄스는 레지스터의 내용을 오른쪽으로 한 ... . 개요자신의 2 진식 정보를 좌(左)로 또는 우(右)로 자리옮김(shift)을 시킬 수 있는 레지스터를 쉬프트 레지스터라고 한다. 쉬프트 레지스터의 논리적 배치는 한 플립플롭의 출력 ... 이 다음 플립플롭의 입력에 종속연결(從屬連結)된 일련의 플립플롭으로 되어 있다. 모든 플립플롭은 한 단계에서 다음 단계로 자리옮김을 일으키는 공통된 클럭펄스를 공급받는다. 간단

리포트 | 6페이지 | 5,000원 | 등록일 2009.07.12

다운로드 장바구니
플립플롭

는 능력을 가지고 있다. 여러개의 트랜지스터로 만들어지며 SRAM이나 하드웨어 레지스터 등을 구성하는데 사용 플립플롭에는? RS 플립플롭,D 플립플롭, JK 플립플롭, T 플립플롭 ... (다음상태)2) D 플립플롭◐ 불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한 방법으로 한가지 입력만을 공급◐ D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것 ... 으로 데이터(data) 플립플롭이라 고도 한다◐ 아래그림로부터 알수 있듯이 D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한 쪽에 NOT 게이트를 삽입시킨 것◐ 양쪽

리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
판매자 표지

8.RAM[결과]

번째 실험에선 NAND gate(7400, 7403) 여러 개를 이용하여 2-bit RAM을 구성하였다. R-S 플립플롭을 사용하면 RAM을 만들 수 있는데, 플립플롭을 제어하기 ... 위한 여러 단의 입력을 사용함으로써 여러 상태에 따라 데이터를 기록하거나 읽어낼 수 있다. 이 실험의 회로에서 앞단이 R-S 플립플롭을 구성한 것이 된다. 7403 NAND ... +5V)0000d. ME와 WE를 +5V에 연결한다.e. DI4 DI3 DI2 DI1에 0110을 기억시킨다. (ME=0V, WE=0V)f. ME와 WE를 +5V에 연결시킨다.g

리포트 | 5페이지 | 1,000원 | 등록일 2011.07.05

다운로드 장바구니
정보컴퓨터 임용시험 기출문제 분석

26데이터베이스D7"함수종속, 정규화"200814컴퓨터구조C1"JK플립플롭, 동기식 카운터"200815데이터베이스D6SQL200816프로그래밍 언어론P7"비지역 변수, 정적 체인 ... 폭포수 모델2016전공A5네트워크N18"주소 집단화, CIDR"2016전공A6컴퓨터구조C9파이프라인2016전공A7프로그래밍 언어론P7외부 참조2016전공A8데이터베이스D6SQL ... 2016전공A14운영체제O9"페이지 교체 알고리즘, LRU"2016전공B1교육론스크래치2016전공B2데이터베이스D8관계차수2016전공B3프로그래밍 언어론P3문법2016전공B4운영체제O

시험자료 | 16페이지 | 2,000원 | 등록일 2016.09.05

다운로드 장바구니
아주대 논회실 실험9 예비보고서

적으로 재기록할 수 있고 저장용량이 커서 PC의 주요 메모리로 쓰인다.- S(Static)램은 전원이 공급되는 한 기억된 데이터가 지워지지 않는다. 플립플롭 방식의 메모리 셀을 가진 ... , 데이터 입출력선 m개, 읽기/쓰기 제어선 등을 가진다.※각종 램 (Random Access Memory-휘발성 메모리)- D(Dynamic)램은 전원이 차단될 경우 저장되어 있 ... 사용된다. 소비전력이 적고 D램에 비해 정보처리속도가 6배나 빨라 주로 PC의 수치계산 용도로 이용된다. 교환기의 메모리로도 활용된다.2) IC RAM그림에 4x3비트 용량을 갖

리포트 | 4페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
논리회로실험 - 플립플롭 및 래치

◈제목- 플립플롭 및 래치 ( Flip-Flop , Latch)◈목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류( D타입, T타입, RS타입, JK타입)에 대한 ... 형 동기식 R-S 플립플롭이다.3. D 플립플롭D 플립플롭은 그림 6-8의 동기식 R-S 플립플롭을 다음 그림 6-9와 같이 변형한 것으로 입력 신호 D가 출력신호 Q에 그대로 ... 전달되는 특성을 갖고 있다. D 플립플롭의 특성표는 6-3과 같다.클록 펄스가 0이면 전기적으로 High impedance가 되어 전체가 동작 불능이 된다. D 플립플롭은 클록 펄스

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
쉬프트 레지스터 예비

출력을 가지고 있다.?직렬 입력-병렬 출력 시프트 레지스터직렬 입력-병렬 출력 시프트 레지스터는 D형 플립플롭을 사용하여 각 레지스터로부터 출력을 끌어내는 점을 제외하고는 직렬 ... 를 캐스케이드로 접속하였다. 이 시프트 레지스터는 4개의 플립플롭으로 구성되므로 4비트의 데이터를 저장할 수 있으며, 하나의 데이터 입력, 클럭 입력, 클리어 입력 및 2개의 콤플리 멘터리 ... 입력-직렬출력 레지스터의 플립플롭의 구성과 같다. 각 비트가 시프트되고 저장되면 각 플립플롭의 출력이 해당 데이터를 나타내게 된다.직렬 입력-병렬 출력 시프트 레지스터는 데이터

리포트 | 5페이지 | 1,000원 | 등록일 2009.04.08

다운로드 장바구니
디지털시계제작 프로젝트

서 동기식 플립플롭은 클록 펄스에 따라 출력의 변화가 있음을 알 수 있다. 다음 그림 6-8 NAND 게이트형 동기식 R-S 플립플롭이다.3. D 플립플롭D 플립플롭은 그림 6-8 ... 의 동기식 R-S 플립플롭을 다음 그림 6-9와 같이 변형한 것으로 입력 신호 D가 출력신호 Q에 그대로 전달되는 특성을 갖고 있다. D 플립플롭의 특성표는 6-3과 같다.클록 펄스 ... 가 0이면 전기적으로 High impedance가 되어 전체가 동작 불능이 된다. D 플립플롭은 클록 펄스가 1인 상태에서 입력 D가 0이면 출력 Q는 0이 되며, D가 1이

리포트 | 15페이지 | 5,000원 | 등록일 2008.09.19

다운로드 장바구니
플립플롭 보고서

실험목적1. SR 플립플롭의 운리 및 동작을 이해한다.2. 래치회로의 원리 및 동작을 이해한다.3. JK 및 D 플립플롭의 원리 및 동작을 이해한다.(1) JK 플립플롭JK 플립 ... 플롭 : RS 플립플롭을 개량하여 S와 R가 동시에 입력되더라도 현재 상태의 반대인 출력으로 바뀌어 안정된 상태를 유지할 수 있도록 한 것이다.진리표는 표 4-3과 같고, 이 표 ... 를 사용하여 S와 R에 대한 카르노 도를 작성하면 그림 4-18과 같다. RS 플립플롭을 사용하여 그림 4-19와 같이 JK 플립플롭을 만들 수 있다. JK 플립플롭 회로는 RS

리포트 | 6페이지 | 1,000원 | 등록일 2008.12.21

다운로드 장바구니
설계1 신호등시스템

00 0 1 0 0 0 0 10 1 1 0 0 0 0 10 0 1 0 0 0 1 01 0 1 0 0 0 1 0플립플롭 입력식 도출D1= Ps'*q1'*q0 + PL*q1*q0 ... 로의 출력이 될 수 있다.- D 플립플롭으로 상태 Q 사용가능* CLK 는 IC의 1번 핀에서 인가됨* D : 플립플롭 입력* AR : 비동리 리셋* SP : 동기 프리셋표현 : Q.AR ... 은 방법으로 상태 변화와 출력신호를 만들어 낸다.입력 현재상태Vs PL Ps q1 q0다음상태Q1 Q0f.f 입력D1 D0출력TL Ts Rm Ym Gm Rs Ys Gs0 x x 0

시험자료 | 8페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기