"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 861-880 / 1,234건

디지털공학-JK플립플롭의 문제점

디지털공학 교수님주제 : JK플립플롭의 문제점1. JK 플립플롭(JK F/F)- RS 플립플롭: 입력단자 S와 R이 동시에 1일 경우, Q의 상태가 불안정- D 플립플롭 ... 에서는 입력이 항상 같은 값이 입력되지 않도록 만들어 사용- JK 플립플롭은 RS 플립플롭에서 S가 1이고 R이 1일때 출력 상태가 반전※ 이 회로에서 보면- J가1이고K가1인 경우만약 ... )은 0이 되고 이전 상태가 반전되는 것과 같다.● JK 플립플롭은 J와 K가 동시에 1이고 클럭 시간이 길면- 출력은0과1의 상태를 반복하는 레이싱(racing) 현상, 불안정

리포트 | 4페이지 | 1,000원 | 등록일 2008.12.25

다운로드 장바구니
DLD 실험 - 랫치 및 플립플롭

년도-학기2009년 1학기과목명디지탈논리회로실험LAB번호실험 제목5랫치 / 플립플롭실험 일자2009 년 4월 3일제출자 이름제출자 학번팀원 이름Chapter 1. 관련 이론 ... (Theoretical Background)래치(latch)와 플립플롭(flip-flop)??????????■ 래치와 플립플롭 - 두 개의 안정 상태를 갖는 일종의 기억 회로 ... ???????????■ 안정 상태 - 회로의 외부로부터 입력을 가하지 않는 한 본래의 상태를 유지할 수 있는 상태????[ 그림 ] 플립플롭의 상태?????????????■ ?래치나 플립플롭

리포트 | 5페이지 | 2,000원 | 등록일 2009.06.10

다운로드 장바구니
Synchronus Counter

는 그림 4(d)에 나타내었다.현재상태다음상태플립플롭 입력S2S1S0S2S1S0J2K2J1K1J0K00000010x0x1x0010100x1xx10100110xx01x0111001xx1 ... 다. 동기식 순차회로는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 순차회로는 플립플롭들이 서로 다른 클럭 ... 었다. 그림 1(a)의 동기식 카운터 회로를 보면 사용된 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 동기식 회로에서는 모든 플립플롭

리포트 | 22페이지 | 2,500원 | 등록일 2009.05.28

다운로드 장바구니
플립-플롭

RS 플립플롭에 clock pulse입력을 부가한 플립플롭으로 입력은 R(reset), S(set), C(clock)로 3개이다.Q는 S와 CLK이 동시에 높을 때 높아지며, R ... 는 입력이 1(high)레벨일 경우에만 RS플립플롭과 같은 동작을 하고 입력이 0(LOW)레벨일 경우에는 입력 R, S의 상태에 무관하여 주어진 앞의 상태를 계속 유지한다. 클럭과 R ... 설계된 클럭화한 플립-플롭이다.인버터가 S와 R 입력을 항상 서로 다른 상태로 있게 하므로, 부저조건이 되는 것이 불가능하다. 보통 D 플립-플롭은 클럭화되어, CLK이 낮

리포트 | 4페이지 | 1,000원 | 등록일 2009.03.15

다운로드 장바구니
2진 카운터와 2진수

펄스에 의해 반전된다.2) 2진 리플 카운터 (binary ripple counter)[그림1] 4비트 2진 리플 카운터2진 리플 카운터는 보수로 만드는 기능이 있는 플립플롭들(T ... 또는 JK 형태)이 직렬 연결 되는 즉, 각 플립플롭의 출력이 바로 다음의 플립플롭의 입력 단자에 연결되어 구성되어 있다. 가장 낮은 자리의 비트를 저장한 플립플롭에만 카운터 ... , 즉 CP 입력단자에 입력되는 값이 "1"에서 "0"으로 변할 때 ( )플립플롭의 상태 값이 보수가 된다는 것을 표시한다.[그림2] 2진 리플 카운터의 셈 순서2진 리플 카운터

리포트 | 6페이지 | 2,000원 | 등록일 2009.07.11

다운로드 장바구니
카운터설계

처럼 각 구멍이 연결되어 있습니다 IC 영역은 세로로 전체가 연결되어 있고버스 영역은 가로로 5칸씩 연결되어 있습니다 .2) JKF/F의 원리- RS플립플롭과 T플립플롭을 결합 ... 므로따라 트랜지스터가 On 또는 Off되고, 이 때 콘덴서는 전압을 방전 또는 충전하게 된다. 플립플롭의 반전 출력 Q? 는 3번 핀에 연결되어 구형파를 출력하며, 4번의 외부 ... 설계 목적이번에 설계한 로직은 카운터이다.이번 카운터는 세븐세그먼트, GALV8D, JK F/F, 가변저항 등 을 이용한 설계이다.이번 설계가 저번 설계보다 한층 더 발전된 모습

리포트 | 28페이지 | 3,000원 | 등록일 2010.11.23

다운로드 장바구니
논리회로실험 실험9 ram 결과보고서

전원공급을 중단하면 저장된 정보가 사라진다.? 실험 1에서는 RS플립플롭을 이용하여 1 bit RAM 2개를 이용하여 2bit RAM을 구형했다.? 한 bit 씩 A, B ... 기 예상결과데이터 읽기 예상 결과입력출력입력출력bar{CS}bar{WE}D4D3D2D1ANbar{O _{4}}bar{O _{3}}bar{O _{2}}bar{O _{1}}bar{CS ... }bar{WE}D4D3D2D1ANbar{O _{4}}bar{O _{3}}bar{O _{2}}bar{O _{1}}000000address555505XXXXaddress5555000005

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리설계 - 상태머신을 MAX-PLUS II 결과 보고서

State Machine으로 나뉜다.2)State Machine 플립플롭 상태 천이표상태번호현재상태다음상태상태변화된 플립플롭과 변화상태ABCDABCDABCD000000001상승 ... State Machine의 Excitation Table상태번호현재상태다음상태상태변화된 플립플롭과 변화상태ABCDABCDJAKAJBKBJCKCJDKD000000001X0X0X1X ... 110100100000KA = B'C'D16진 리플 카운터 JB K-mapCDAB0001111000000101XXXX11XXXX100101JB = AC'D+CD'16진 리플 카운터 KB K

리포트 | 6페이지 | 1,000원 | 등록일 2009.12.15

다운로드 장바구니
인터럽트

까지 인터럽트 요청을 할 수 없다 . ID(Interrupt Disable) 플립플롭 이용 소프트웨어 방식에 의한 우선 순위 설정 방법의 장단점 ① 우선 순위가 프로그램 상 ... : 주소가 0 인 장소 인터럽트 처리 루틴 : 주소가 1 인 장소단일회선 인터럽트 체제단일회선 인터럽트 체제 IE RI Reset CPU S et 장치번호 디코더 IR D SEL ... 장치 1 장치번호 디코더 IR D SEL 장치 2 ─ ─ ─ ─ 인터럽트 인식 회선 인터럽트 요청 폴링 회선 인터럽트 허용 회선 플래그 D(DONE) : 인터럽트 요청 준비가 되

리포트 | 23페이지 | 1,500원 | 등록일 2013.05.15

다운로드 장바구니
디지털 시계 설계

/10..PAGE:83. 카운터 설계디지털 공학 텀프로젝트..PAGE:93. 카운터 설계3-1. 플립플롭 선정※ 설계의 편의성 고려※ 입력이 간단..PAGE:103. 카운터 설계3 ... 의 설계4-3. A.M. / P.M. 표시 회로상승 및 하강에 동작 하는 특징12시간씩 카운팅이 0이 되는 순간 T플립플롭이 작동..PAGE:205. 설계 결과디지털 공학 텀프로젝트 ... 4-1. 12시간 디코더E = BD + A’B’C’D’F = B’C`G = C`H = A’C’D’+ BD’`I = A`..PAGE:184. 디코더의 설계4-2. 점멸 회로120Hz

리포트 | 25페이지 | 2,000원 | 등록일 2010.09.05

다운로드 장바구니
마이크로프로세서 가로채기 발표자료

RETURN 현 PC SP PC가로채기의 종류 NMI NMI 는 대부분 마이크로프로세서의 외부 핀으로 독립적으로 설계 되어 있으며 가로 채기 플립플롭에 관계없이 가로채기를 요구 할 ... 수 있다 . INT INT 는 Maskable interrupt 로서 MPU 내부에 있는 가로채기 플립플롭이 “1” 로 세트되어 있어야만 요구 신호를 받아들 일 수 있는 가로채기 ... CPU D0 D7 INT 시작 번지 INT 요구 신호 스택영역 MEMORY RETURN 현 PC SP PC INT 시작번 지가로채기 처리 순서 4 단계 : 가로채기 프로그램을 실행

리포트 | 15페이지 | 1,000원 | 등록일 2010.04.25

다운로드 장바구니
실험 6. 시프트레지스터와 카운터 결과보고서

.전단의 플립플롭이 후단의 플립플롭을 트리거 시키는 계수회로를 직렬 계수회로 또는 리플 계수회로라 하는ㄴ데 각 단의 플립플롭에 가해진 클럭 펄스는 각 플립플롭에서의 지연으로 입력단 ... . 이때 5개의 LED에 불이 들어오지 않아야 한다.3) A, B, C, D, E, PE를 +5V에 연결한다. 이때 5개의 LED에 모두 불이 들어온다.4) CLR을 접지시켰다가

리포트 | 12페이지 | 3,000원 | 등록일 2011.01.11

다운로드 장바구니
논리회로 기초이론

상*************1※ S-R래치는 둘다 1일 때(S'-R'래치의 경우 둘 다 0인 경우) 상태가 정의 되지 않는 단점을 보완한 것이 D플립플롭이다.* 제어신호의 순간적인 ... 트리거 : 전압이 ‘1’에서 ‘0’으로 내려갈 때 상태 전이가 일어난다.※ D플립플롭은 입력 데이터 그대로 Q로 출력이 된다. 만약 D가 0이면 Q가 영이 되어 RESET상태 ... 를 나타내고 D가 1이면 Q가 1이 되어 SET상태를 나타낸다.※ 여러 플립플롭 중에 게이트 수가 가장 작아 경제적이고 효율적이다. 다른 플립플롭은 이D플립플롭과 외부 논리를 이용

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
[디지털] 플립플롭(flip-flop) 종류

플립플롭 기호와 파형도D 플립플롭 : 하나의 입력 단자를 가지며, 입력된 것과 동일한 결과를 출력한다.어떤 내용을 일시적으로 보존하기 위하여 저장하거나 전해지는 신호를 지연시키는 데 ... 에 사용할 수 있다.D 플립플롭은 RS 플립플롭의 S 입력을 NOT 게이트를 거쳐서 R 쪽에도 입력되도록 연결한다.D 플립플롭 회로도와 기호시간 펄스에 의하여 동기적인 동작이 되 ... 을 가지고 있다. 그리고 D입력에 주어지는 상태를 클록의 상승 에지에서 받아들여 출력으로 내보낸다.D플립플롭의 동작 상태를 설명하면 다음과 같다.클록 펄스 C=0일 때 D=X의 값

리포트 | 6페이지 | 1,000원 | 등록일 2002.04.08

다운로드 장바구니
[asic] d_flipflop

며 클럭에 따라서 작동한다. 만약 입력이 1 이면 d의 값에따라 q값이 결정된다.1) 플립플롭의 논리회로 구조 및 동작원리.가. 불확실한 입력은 결코 존재할 수 없다는 것을 확실 ... 하게 하기 위한 방법으로 한가지 입력만을 공급나. D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터(data) 플립 플롭이라고도 한다다. D 플립플롭은 RS 플립플롭 ... 을 구조적 모델링을 하고 테스트 벤치(Test Bench)를 하여 결과를 확인하자.2. 기본적인 이론플립플롭이란 기억소자로서 1비트의 정보를 저장하 수 있는 능력을 가진 2진 셀이

리포트 | 7페이지 | 1,000원 | 등록일 2003.03.28

다운로드 장바구니
실험6 레지스터 구성-쉬프트레지스터, 일반레지스터

플립플롭을 이용해서 구성한 우측 쉬프트 레지스터(right shift register)이다. 여기서 각 단의 D플립플롭에 현재 기억되어 있는 데이터값을 1010 이라 하고, 새로운 ... 은 경우에는 출력이 높은 임피던스(high impedance) 상태가 되어 외부에서는 출력을 관찰 할 수 없게 만든 tri-state 출력 D 플립플롭 이다. 곧 외부에서는 출력 ... 에서는 외부 데이터는 모두 0이므로 1비트 우측 쉬프트가 행하여질 때마다 MSB에는 "0"이 들어온다. 이것은 우측 쉬프트(right shift)의 한 예이다.그림 14-14(a)는 D

리포트 | 4페이지 | 3,000원 | 등록일 2009.10.26

다운로드 장바구니
Verilog HDL을 이용한 디지털 회로실험(인터비전) 결과보고서

기 때문에 그런 것 같다. 세 번째 실험인 D플립플롭 측정에서는 D입력에 0을 인가할때는 SR플립플롭이 리셋이 되어서 출력이 0.348v가 나왔고 D입력에 1을 가했을때는 SR=1 ... 이 되면서 플립플롭이 세트 기능을 수행함과 동시에 출력은 5에 근접한 4.788v가 나왔다. 그리고 실험(4)인 D플립플롭을 이용한 4비트 시프트 레지스터는 실험에서 제외 되

리포트 | 3페이지 | 4,000원 | 등록일 2008.12.25

다운로드 장바구니
예비보고서-Exp 1. Combinational Logic Design,Flip-Flop, and Counter.hwp

것이기 때문이다. 그리고 매번 자신의 주기에 따라 토글이 일어나야 하므로, 각각의 플립플롭의 T 값은 모두 5V 즉 1로 연결하여 주어야 한다. ( JK F/F으로 구현하고 있 ... 으므로 J=K=1)고안한 방법을 좀 더 명확히 하기 위해 time diagram을 그리면 아래와 같다.ClkABC* delay time이 없다고 가정하였음.매 플립플롭을 지나 ... 야만 결과값을 얻을 수 있는 회로이기 때문에 계산하려고 하는 bit 수가 많아진다면 각각 플립플롭을 지나면서 생기는 delay time이 축적되어 우리가 원하지 않는 결과 값을 얻을 수

리포트 | 10페이지 | 2,000원 | 등록일 2010.10.11

다운로드 장바구니
세포생물학 정리

가 손상을 입어 물에 노출됨->단면이 형성->에너지 측면에서 불리->이중층 내의 분자는 재배열지질이중층은 이차원적인 유동구조플립-플롭플립플롭현상은 잘 안일어 난다. 그러나 인접한 지질 ... ->콜레스테롤은 짧고 견고해서 인지질 분자간의 공간을 채움 -> 견고하고 덜 유동적지질이중층은 비대칭이다세포나 세포소기관의 내부가 외부보다 상대적으로 다른 모습을 가진다.플립페이즈: 지질 ... ->단백질이 구조 전환->포도당을 안쪽으로 끌어들임포도당 수송체의 결합부위에는 D-형 포도당만 결합원형질막의 안쪽은 보통 음전위를 가짐 따라서 양전하를 띤 용질을 안으로 끌어들임전기

리포트 | 5페이지 | 1,000원 | 등록일 2012.11.18

다운로드 장바구니
[결과]실험5. Decoder & Encoder & 실험6. Latch & Flip-Flop

-Flop과 마찬가지로 clock신호가 바뀌지 않으면 입력이 어떤 값을 가지더라도 결과 값은 변화가 없음을 알 수 있었다. 즉, J-K Flip-Flop은 R-S플립플롭에 R과 S ... 었다.사진번호INPUTOUTPUTS _{2}S _{1}D _{1}D _{2}D _{3}D _{4}①000001②010010③100100④111000① ② ③ ④스위치1과 스위치2가 2 ... 비트의 2진수코드가 되며S _{2}가 상위비트S _{1}이 하위 비트이다.D _{4}부터D _{1}까지 각각의 출력에 불이 들어왔을 때 십진수 0, 1, 2, 3을 의미하게 된다

리포트 | 7페이지 | 1,500원 | 등록일 2013.09.28

다운로드 장바구니

이전10개 39 40 41 42 434445 46 47 48 다음10개

파워링크

신청하기