"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 1,061-1,080 / 1,234건

[디지털논리회로]99순차카운터

]D 플립플롭으로 0 ∼ 9 까지 일의 자리 카운터를 설계한다. 설계 순서는 첫째, State Diagram으로 도식하고, 둘째, Transition Table을 작성한다. 셋째 ... , Transition Map을 작성하고, D 플립플롭의 부울식을 기술한다. 넷째, Circuit Disign을 설계하고, 피스파이스를 통해 Timming Diagram으로 확인 ... → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001···1 State Diagram{{{{{{{{{{2 Transition Table : D

리포트 | 4페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
10진 카운터 설계 기초 전기전자 실험

imulation4. 완성된 회로 측정 결과사진1사진2사진3사진47447 7번7447 1번7447 2번7447 6번- 오실로스코프를 이용하여서 측정한 플립플롭(Flip-Flop) 이다. 위 ... 사진1,2,3,4 가 아래 그림6을 나타낸다.그림6. 플립플롭(Flip-Flop)*************00000000000000000000011111111111 2 3 4 5 6 ... "2"를 표시하기 위해서는 "a, b, g, e, d"에 해당하는 발광 다이오드를 점등하면 되는 것이다. 이 "a~g"까지의 발광 다이오드를 세그먼트라 부르며, 7개의 세그먼트가 있

리포트 | 7페이지 | 1,000원 | 등록일 2007.06.22

다운로드 장바구니
컴퓨터 시스템 구조 2장 연습문제(Computer System Architecture)

가 1000이라고 할 때, 각 시프트 후의 네 개 플립플롭 상태를 나열하여라.D QCD QCD QCD QCClock그림 2-8 4비트 시프트 레지스터1000 ⇒ 0100 ⇒ 0010 ... decoder3*8decoder3*8decoder3*8decoder2-4.인에이블 입력을 가지고 있고, NOR게이트로만 구성된 2*4디코더의 논리도를 그려라.E A1 A0D0 D1 D2 ... D31 0 01 0 11 1 01 1 10 X X1 0 0 00 1 0 00 0 1 00 0 0 10 0 0 02-6표 2-2에 주어진 바와 같은 8입력, 3출력 인코더의 논리도

리포트 | 3페이지 | 1,500원 | 등록일 2006.11.29

다운로드 장바구니
[공학]adder, subtracter & decoder

torage(플립플롭)를 전가산기에 연결하면 직렬가산기 회로가 된다. 클럭 펄스가 들어올 때마다 한 비트씩 A, B가 전가산기에 들어간다. 가산되어 나온 Sum은 Sum register ... 에 저장되고 Carry를 플립플롭에 일시 저장, 다음 비트의 가산에 Carry 입력으로 들어간다. 직렬 가산기는 회로가 작다는 장점이 있지만, 직렬로 연속 동작을 시키려면 많은 시간 ... 0000000111010110111010001101001100011111B의 카노맵XYZ000111100010011110D의 카노맵XYZ000111100010111010< 전감산기 논리 회로>(4) 반감산기를 이용하여 전감산기

리포트 | 12페이지 | 3,000원 | 등록일 2007.06.18 | 수정일 2015.08.26

다운로드 장바구니
[논리회로] 시프트 레지스터

들의 집합으로 표시할 수 있다.- 레지스터는 주어진 입력을 그대로 기억하므로 일반적으로 D 플립플롭을 이요하여 만든다.- 레지스터에 새로운 정보를 입력하는 과정을 로드(load ... (Parallel)으로 구분.- 4비트 레지스터의 구조는 4비트의 이진 정보는 D플립플롭에 저장된다. Loa=0일 때는 D 플 립플롭의 입력으로 현재 출력이 피드백feedback ... )되므로 Q0∼Q3가 변하지 않고 유지되며, Load=1 일 때는 D0∼D3가 플립플롭 입력에 전달되므로 클럭 신호의 상승 에지에서 D0∼D3 가 Q1∼Q3에 나타나 로딩이 이루어 짐

리포트 | 10페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[디지탈 공학] 래치와 플립플롭

를 기억할 수 있다. 기억장치, 계수기, 데이터 처리 장치 등에 많이 쓰인다◎ 플립플롭의 종류 R-S 플립플롭 D 플립플롭 J-K 플립플롭 T 플립플롭◎ R-S 플립플롭 R-S 래치 ... 이 보수관계가 성립하지 않기 때문이다.R-S 플립플롭 회로도R-S 플립플롭 타이밍도R-S 플립플롭 심볼불허-11세트101리셋010불변이전상태00비고Qn+1RSR-S 플립플롭 진리표◎ D ... 에 사용할 수 있다.D 플립플롭 회로도D 플립플롭 타이밍도D 플립플롭 심볼0 1 0 10 0 0 1 0 1 1Qn+1Qn D출력입력D 플립플롭 진리표◎ 마스터-슬레이브 플립플롭 두

리포트 | 13페이지 | 1,000원 | 등록일 2004.05.31

다운로드 장바구니
[시스템프로그래밍]레지스터의 종류

▼ 순서 제어 레지스터▼ 검사 레지스터▼ 경계 레지스터▼ 플립플롭 레지스터▼ 대기 레지스터▼ 곱수/곱하임수 레지스터▼ 자기 이동 레지스터▼ 귀환 부호 레지스터▲ 참고 문헌■ 레지스터 ... 의 내용과 기억장치의 몇 번지 내용을 곱하고, 결과를 누산기에 기억하라’ 등의 형식을 취하는 경우가 많다. 레지스터의 회로는 주로 플립플롭을 많이 연결한 형태를 하고 있고, 가산기 ... 는 클럭이 입력된다. 직렬 입력 직렬 출력 시프트 레지스터처럼 배열과, 데이터 입력처럼 D1은 이제 동작한다. 그러나, 클럭 주기의 횟수가 데이터 열의 길이보다 크지 않으면, 데이터

리포트 | 16페이지 | 3,500원 | 등록일 2008.04.17

다운로드 장바구니
[시프트레지스터] Shift Register와 Ring Counter

계수기위 그림의 3개의 플립플롭으로 된 계수기는 8개의 자연 계수기를 자기고 있으나 3개의 플립플롭으로 된 계수기는 3개의 카운트를 도약하는 식으로 연결되어 있다. 실제로, 그것 ... -5계수기와 아래 그림과 같은 또 하나의 플립플롭을 이용해서 제작할 수 잇다. 적당한 파형과 진리표가 포함되어 있다. 계수기는 직접적인 2진 순서로 카운트하지 않고, 십진 카운트 ... 나 전송에 매우 중요하게 이용된다. 자리 이동 레지스터는 각 플립플롭의 출력이 다음 플립플롭의 입력이 되도록 연결된 플립플롭들로 구성되며, 모드 ㄴ플립플롭에 공통의 클록 펄스를 입력

리포트 | 7페이지 | 1,000원 | 등록일 2005.04.15

다운로드 장바구니
실험 - Gate와 Flipflop을 이용한 comparator & counter & 7-segment 구현

State diagramTiming DiagramD 플립플롭의 State diagram 과 timing diagram은 위와 같다.우리의 문제에서는 initial condition ... 를 디자인한다.K-map을 이용하여 Boolean Function을 구하고Synchronous counter는 D flip-flop, asynchronous counter는 J-K ... 이 필요하였다. Synchronous counter의 특징에 맞게 Clock은 3개의 FF에 동시에 입력을 주었다. D FF의 input D가 그대로 output으로 나오는 특성

리포트 | 21페이지 | 6,000원 | 등록일 2009.12.23

다운로드 장바구니
16bit cpu의 내부 구조

16bit CPU의 내부 구조....1. 각 용어 정리(1) 레지스터 : 컴퓨터에서 사용하는 데이터를 기억하는 소규모 기억장치.디지털 공학시간에 배운 플립플롭으로 이루어진 저장 ... 의 것은 연산코드의 사용 예이다.3. 타이밍과 제어- 메모리에서 읽어온 명령어는 버스를 통하여 IR로 이동, 이중 연산코드 부분 즉 Opcode 부분이 3×8디코더에 의해 D0 ... ~ D7으로 디코딩 된다. 이 부분을 너무 자세히 알려고 하지 말고 그냥 이해를 해 나갔으면 좋겠다.밑에 SC counter라고 쓰여진 것이 있는데, 이것은 제어의 타이밍 도

리포트 | 3페이지 | 무료 | 등록일 2006.10.30

다운로드 장바구니
논리회로 실험 결과

는 것을 확인할 수 있었다. 이것은 앞서 실험한 플립플롭 구조의 회로가 조합되어 램의 형태를 이루는 것으로 ME, WE에 의해 Read/Write/Do nothing 등이 결정 ... . 기억된 데이터 값 S4 S3 S2 S1 = 1 0 0 1c. DRO/NDRO 실험 데이터 값 S4 S3 S2 S1 = 1 0 0 1d. Volatility 실험 데이터 값S4 S ... 3 S2 S1 = 0 0 0 0ABCAddressData to be stored D4D3D2D1Stored.Data(Complement)S4S3S2S1BinaryDCBA

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
전산개론 메모리

4200/5300/6400 등이 있다.2) SRAM(Static RAM : 정적램)-. 플립플롭(Flip-Flop)회로를 사용한다.-. 전원이 공급되고 있는한 기억된 내용이 유지 ... 시스템의 요구속도에 부등토록 한 고부가가치제품이다.⑩ SGRAM(Synchronous Graphics RAM)3D 그래픽 카드의 빠른 입출력를 지원하기 위해 사용된다. 기본 구조

리포트 | 8페이지 | 1,000원 | 등록일 2010.04.26

다운로드 장바구니
[전기전자기초실험] FSM 설계 실험 결과보고서

간을 지나가는 화살선의 위에 표시된다.- 무어머신?순서회로의 출력이 플립플롭들의 현재상태만의 함수라면 그 회로는 무어머신(Moore machine)이라고 불린다. 무어머신의 상태 ... ; // input 선언reg data_out; // reg 선언reg[2:0] pres_state, next_state; // reg 선언parameter st0 = 3'd0, st1 = 3 ... 'd1, st2 = 3'd2, st3 = 3'd3, st4 = 3'd4;always@(posedge clock or negedge reset) // FSM registerbegin

리포트 | 6페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
[디지털회로]디지털회로설계

※ 4bit 카운터 설계(S/R 플립플롭)? 0 ～ 2⁴- 1(0 ～ 15)0000?1111?1110?1101?1100?00011011??00101010??00111001 ... 플립플롭 여기표 >A1A0A1A0A3A200011110A3A20001111000013200X0X1X3X2014517601X4X57X611X12X1315X141112131151410 ... A3A3'A1A1'A0A0'SRRSRSRA2A2A2'Sa0 0c1 0b0 1d1 11 / 01 / 10 / 01 / 00 / 01 / 00 / 01 / 0현 재상 태다음 상태출력

리포트 | 6페이지 | 1,000원 | 등록일 2006.03.06

다운로드 장바구니
VHDL을 이용한 컴퓨터 구조

1. 설계 전 컴퓨터 블록도2. 설계 후 컴퓨터 블록도3. 각 부분별 설계도 및 기능1) SC부★ 프로그램의 카운터를 담당하는 부분.- S 플립플롭, SC, 4 X 16 ... DECODER로 구성- S 플립플롭 : 컴퓨터의 전체적인 START/STOP을 제어한다.- SC 와 4 X 16 DECODER : 타이밍 신호를 만들어 내는 순차 카운터이다.- S 플립 ... : 각 플립플롭을 제어하는 신호가 들어온다.- T[15..0] : SC부에서 오는 신호- AC[15..0] : AC에서 오는 신호- DR[15..0] : DR에서 오는 신호- IR

리포트 | 11페이지 | 1,000원 | 등록일 2004.12.02

다운로드 장바구니
컴퓨터 시스템 구조 1장 연습문제(Computer System Architecture)

)= z ? x ? y= x ? y ? z1 - 20. 두 개의 플립플롭과 하나의 입력 x를 갖는 2비트 다운 카운터를 설계하라. x=0인 경우 카운터는 변화가 없고, x=1일 때 11 ... 0110 1 1101 0 0111 0 1101 1 0001 1 1011 - 4. 부울 대수를 이용하여 다음 식을 간소화하여라.a. AB+A(CD+CD') = AB+A[C(D+D ... ')]= AB+AC= A(B+C)b. (BC'+A'D)(AB'+CD') = AB'BC'+BCC'D'+A'ADB+A'D'DC= 01 - 8. 세 변수 맵을 이용하여 다음 부울식을 간소

리포트 | 3페이지 | 1,500원 | 등록일 2006.11.29

다운로드 장바구니
메모리소자 : 작동원리와 장단점

가 발생하지 않는다.발생한 전압 강하를 증폭하여 cell의 상태를 '0' , 또는 '1' 로 구분한다.2. SRAM: 램의 한 종류로 플립플롭 방식의 메모리 셀을 가진 임의 접근 ... 기억장치 이다. 플립플롭을 기본 소자로 한다. 전원이 공급되는 동안은 항상 기억된 내용이 그대로 남아 있는 메모리로서 하나의 기억소자는 4개의 트랜지스터와 2개의 저항, 또는 6개 ... 를 계속 공급해 주지 않으면 기록되어 있는 내용이 지워진다는 단점이 있다. DRAM의 맨 앞에 있는 D는 전기적으로 계속 충전 시켜줘야 하는 DRAM의 특성을 나타내는 dynamic

리포트 | 7페이지 | 2,500원 | 등록일 2008.05.27

다운로드 장바구니
[디지탈 논리회로]디지탈 논리회로

으로 구성D 플립플롭D 플립플롭 S=R=0 또는 S=R=1인 입력은 불가능하게 하고, S=1과 R=0 또는 S=0과 R=1 입력만이 가능하도록 한 플립플롭 SR 플립플롭에 두 입력 ... 에 인에이블 입력을 가지고 있는 디코더는 디멀티플렉서로 간주플립플롭플립플롭 : 한 비트의 정보를 저장하는 정적 저장 장치 플립플롭의 종류 비동기 플립플롭 클록 플립플롭 주종 플립플롭 ... 플립플롭의 기본 동작 SR 플립 플롭플립플롭의 기본 동작플립플롭플립플롭은 연속적으로 변할 수 있는 입력에 의해서만 출력값이 정해지는 비동기식보다, 지정된 시간에만 입력값에 의해

리포트 | 52페이지 | 1,000원 | 등록일 2004.03.29

다운로드 장바구니
[디지털회로실험]디지털 시계 설계(PLD)

플립플롭으로 0 ～ 9 까지 초(1) 단위 10진 카운터를 설계하고. 초(2) 단위에 D 플립플롭으로 0 ～ 5까지 6진 카운터를 설계한다. 초(1)단위의 9이후 0이 될 때 초(2 ... Map을 작성하고, D 플립플롭의 부울식을 기술한다. 실제로 MyPLD를 이용해 부울식을 적용한다. 여기서 분에 해당하는 60진 카운터는 초(2)에 enable 값으로 분(1)에 10 ... 18. 분, 초 디지털 시계[목적]1. 디지털 시계를 설계중 분과 초에 해당하는 카운터를 설계한다.2. PLD를 이용한 디지털 실험을 통해 회로 구현을 수행한다.[기본이론]D

리포트 | 9페이지 | 1,500원 | 등록일 2005.12.10

다운로드 장바구니
[논리회로] 동기형 카운터

으로 볼 수 있다. 상태 변이의 순서가 같은 카운터라도 JK, D, T 등 이용하는 플립플롭의 종류에 따라 가른 회로를 얻는다.(2) 동기형 2진 카운터의 설계동기형 카운터의 설계 ... )의 타이밍도{회로도 (c)의 타이밍도{회로도 (d)의 타이밍도(3)JK플립플롭을 이용하여 그림3에 보인 동기형 BCD카운터를 설계하라. 카노표를 이용한 간소화 과정을 상세히 ... 1. 실험 8 동기형 카운터2. 이론요약(1) 동기형 카운터동기형 카운터의 모든 플립플롭의 클럭 입력에는 동일한 클럽펄스가 가해진다. 즉, 플립플 롭들이 같은 신호에 의해 동시

리포트 | 16페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기