"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 1,121-1,140 / 1,234건

[논리회로] 레지스터와 카운터

데이터(I0~I1)가 각각 대응하는 플립플롭의 D입력에 연결됨+ 다음 클럭의 상승 모서리에서 입력 데이터는 레지스터에 전송됨- 쉬프트 제어 입력 = 1, 적재입력 = X+ 첫 번 ... - S1 = 0, S0 = 1+ 멀티플렉서의 입력 1을 선택하여, D 플립플롭의 입력으로 전달하는 경로를 구성하여 쉬프트 다운 연산을 수행+ 직렬 입력이 처음단으로 전송되고, Ai ... 의 의존도 기호- M1 : 쉬프트- M2 : 적재- C3/1-> : 제어 의존도 (레지스터가 오른쪽이나 아랫쪽으로 쉬프트 함)◆ 플립플롭 A0의 2개 입력- 1,3D : 직렬 입력

리포트 | 10페이지 | 1,000원 | 등록일 2003.05.11

다운로드 장바구니
10진 카운터 (논리게이트, 디지털 IC의 종류와 특징, 7 Segment, 74LS90의 리셋 방법)

면 0000-1001까지 카운터 할 수 있다. 동작원리는 플립플롭과 내부회로에 의해 2진수를 카운터 하는 것이다.74LS47과 유사한 칩으로는 74LS46, 74LS48, 74LS ... InputA: BCD Input()B: BCD Input()C: BCD Input()D: BCD Input()a～g: OutputsHD74LS90P(Decade Counter)A

리포트 | 12페이지 | 2,000원 | 등록일 2008.11.28

다운로드 장바구니
[논리회로] 플립플롭(Flip-Flop)

므로, 내용이 절반의 시간만큼 지연 시간을 가지게 된다.- 모서리 구동형 (edge triggered)-D 플립플롭JK 주종 플립플롭에서와 같은 문제점을 방지하기 위해서 플립플롭의 입력 ... edge triggered)이라 하고, 후자를 음 모서리 구동형(negative edge triggered)이라 한다. D플립플롭은 RS플립플롭에 약간의 변형을 가한 것 ... 레지스터이다. 여기에 정보가 한번에 하나씩 차례대로 쉬프트 되도록 한 것이 직렬형 쉬프트 레지스터이다. 직렬형 쉬프트 레지스터는 JK 주종 플립플롭, 또는 모서리 구동형 D 플립플롭

리포트 | 6페이지 | 1,000원 | 등록일 2002.11.24

다운로드 장바구니
[인버터] 3상 인버터 유도전동기 속도제어 회로 작품 보고서

펄스에서만 일어나도록 하면 레지스터의 CP입력을 제어해야한다.▶자리이동이 CP입력 보다는 플립플롭의 입력 D를 이용하여 제어된다.▶자리이동 레지스터가 사용된다면 외부AND게이트 ... 다.◎ Shift Register :플립플롭이나 래치는 가장 기본적인 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭 ... )또한 쉬프트 레지스터를 구성하는 플립플롭의 수에 따라 그 수가 4개면 4bit 쉬프트 레지스터, 8개면 8bit 쉬프트 레지스터라 한다.1. 우 쉬프트 레지스터플립플롭에 기억

리포트 | 17페이지 | 4,000원 | 등록일 2004.07.23 | 수정일 2022.06.03

다운로드 장바구니
[논리회로] 실험 4장 SR latch

1. 순서회로 블록선도기억장치 요소는 입력신호에 의해 상태가 전환되기 전까지 전원이 회로에 전달되는한 무한하게 2진 상태를 유지 할 수 있다. 여러 형태의 래치와 플립플롭간의 주요 ... 는가?→ 동시에 같은 입력이 들어오지 않도록 유의해야 한다.(5) 래치와 플립플롭의 차이점은 무엇인가?→ 래치 : 기억장치 요소는 입력신호에 의해 상태가 전환되기 전까지 전원이 회로 ... 에 전달되 는 한 무한하게 2진 상태를 유지할 수 있다.플립플롭 내 래치는 제어입력에 있는 값의 순간적인 변화로 바뀔 수 있다. 래치 의 입력값이 출력에 나타날 수 있기 때문에 이

리포트 | 8페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[전자공학실험] JK플립플롭,T플립플롭 -결과레포트

결과 레포트 플립플롭2실험결과1.실험 1은 NAND 게이트로 구성된 마스터 슬레이브 JK플립플롭 화로와 74LS76 IC의 JK 플립플롭 회로를 비교하는 실험이다.회로도시뮬레이션 ... 1) 먼저 NAND 게이트로 JK 플립플롭을 구성했다. 74LS10 칩이 1개, 74LS00칩이 한 개, 74LS04칩이 1개 필요했다. 이렇게 만든 JK 플립플롭에 0,0 0,1 ... 1,0 1,1 의 순서로 입력신호를 인가하고, Q, NQ의 출력전압을 체크했다.플립플롭의 처음 상태에 따라서 실험결과가 달라질 수 있기 때문에 실험전에 리셋을 먼저 하고 실험

리포트 | 14페이지 | 1,000원 | 등록일 2003.10.18

다운로드 장바구니
[디지털회로] 디지털 실험

방향 시프트 레지스터. 4개의 D플립플롭과 4 1 MUX로 구성. 2개의 선택 입력으로 레지스터의 동작 모드 결정시프트 레지스터의 용도- 주로 원격지 시스템 사이의 데이타를 전송 ... ounter)는 리플카운터보다 전달 속도가 매우 빠르며 카운터를 구성하고 있는 모든 플립플롭의 클럭신호가 병렬로 연결되어 있어 한 번의 클럭펄스의 변화가 동시에 각 단을 트리거 ... 시키므로 순간 동작형의 계수회로라고 할 수 있으며 고속계수회로에 이용된다.설계과정은 다음과 같다.① 설계하고자 하는 카운터의 단수를 결정한다.② 카운터에 사용될 플립플롭의 동작표

리포트 | 8페이지 | 1,000원 | 등록일 2003.06.03

다운로드 장바구니
[정보통신]카운터에 관한 보고서

4개의 플립플롭이 필요하다. 2진 순차를 따르지 않는 BCD카운터를 설계하기 위해서는 설계자의 재능과 창의력이 요구된다.{아래 그림은 위 회로도의 동작을 설명하는 출력 파형도 이 ... 다.{비동기식 N진 카운터.N진 카운터를 구성하려면 각 플립플롭의 2진수 표시가 N가 되는 순간의 전체의 플립플롭을 리세트 시키면 모든 플립플롭은 다시 처음으로 계수동작을 하게 되 ... 므로 N진 카운터의 구성이 가능.3진 카운터를 구성하는 경우 표 1에서 보는 바와 같이 A=B=1이 되는 순간 두 개의 플립플롭을 A=B=0으로 리세트 시켜며 구성 가능.A=B=1

리포트 | 9페이지 | 3,000원 | 등록일 2003.06.21 | 수정일 2015.08.26

다운로드 장바구니
[공학]컴퓨터 구조 정리

로 구성-게이트는 공통점인 버스로의 여러 값 중에서 하나 선택-스트로브는 새로운 입력으로 레지스터의 플립플롭 값 변경-플립플롭의 타입 : 제어부와 데이터 경로 많은 영향□ 1버스 ... =1099511627776결과 : 누산기에 저장, 예 : Y＝(A＋B)*＋(C＋D)● 2-주소 명령어- 범용 레지스터 구조 컴퓨터- 주소 필드 : 레지스터 주소 혹은 주기억장치의 주소를 지정- 두 개 ... 의 주소 필드 , 예 : Y＝(A＋B)*＋(C＋D)● 3-주소 명령어- 범용 레지스터 구조 컴퓨터- 주소 필드 : 레지스터 주소 혹은 주기억장치의 주소를 지정- 3개의 주소 필드, 예

리포트 | 15페이지 | 1,000원 | 등록일 2006.12.10

다운로드 장바구니
[디지털공학] 디지털공학실험-4(플립플롭)

게이트가 없으면 positive의 클럭, 즉 상승 에지에 동작한다.3. D 플립플롭D 플립플롭은 RS플립플롭에 인버터를 추가함으로서 구성할수 있다. 이것은 단일 입력으로 플립플롭을 셋 ... 예비보고서 4장플립 플롭플립플롭은 항상 상반되는 상태인 두가지의 출력 Q 와 Q'를 가지는 디지털 회로이다. 만약 Q가 1이면 Q'는 0이며, 이때 플립플롭은 셋(set), 온 ... (on), 프리셋(preset) 되었다고한다. 만약 Q가 0이면 Q'는 1이 되며, 이때 플립플롭은 리셋(reset), 오프(off), 클리어(clear) 되었다고 한다. 플립플롭

리포트 | 3페이지 | 1,000원 | 등록일 2002.11.20

다운로드 장바구니
엘리베이터 제어

겠다. 인터럽터용 적외선 LED 발광/수광)와 LM324(opamp)를 사용하였다. 두개의 상을 D플립플롭의 입력과 클럭에 각각 입력하여 회전방향에 따라 1bit를 High와 Low ... 번 {RPS = 0;lcd_gotoxy(5,1);lcd_putc(" ");}RPM = RPS * 60;time = time + 1;lcd_gotoxy(6,1); lcd_5d(RPM ... );lcd_gotoxy(12,1);lcd_5d(R_cnt);lcd_gotoxy(12,2);lcd_5d(time);lcd_gotoxy(6,2);lcd_3d(duty_ratio

리포트 | 25페이지 | 3,000원 | 등록일 2008.07.31

다운로드 장바구니
[논리설계] 플립 플롭과 래치

실험8. 플립플롭 및 래치1. 목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작 조건 ... 와 플립플롭으로 나눌수 있다. 그림 8-4는 level-sensitive 래치를 보여주고 있다.래치는 입력이 바뀌면 출력도 바뀌는데 반하여 플립플롭은 오로지 클록 신호에 따라서만 그 ... toggle1 1 10④ Mster/Slave 플립플롭. 두 단계의 기억요소로 구성. Toggle을 방지. 그림 8-6처럼 출력이 끝없이 진동하는 것을 방지⑤ Edge

리포트 | 4페이지 | 1,000원 | 등록일 2003.05.21

다운로드 장바구니
[논리회로] JK플립플롭 및 T플립플롭

. (1) SN7476을 이용하여 D 플립플롭과 같은 동작을 하도록 회로를 구성하여 그리시오.{(2) (1)번에서 구성된 회로로 표의 출력전압을 측정하시오.{Cp입력출력PRESETCLEARDQQ1050502055503500054505055000556005557550 ... {{{{{제목: 9장 예비{{제출일:2002.11.18(월)교수명:학 과:실험조:학 번:이 름:{{JK플립플롭 및 T플립플롭◈ 이 론1. JK플립플롭JK플립플롭은 동기식 RS플립 ... ·(J·n+p) -(2)식결과적으로 JK플립플롭은 동기식 RS플립플롭에서 나타나는 부정상태가 없는 플립플롭이 된다. 즉 Cp=1이고 J=K=1일 때 출력은 그전 상태의 반전상태

리포트 | 9페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
제어계측공학과 졸업작품 『센서를이용한선풍기』

는 4069 IC 를 거치며,증폭된 신호가 듀얼 D 플립플롭 4013 IC를 통해 NAND GATE 의 ON/OFF

논문 | 8페이지 | 4,000원 | 등록일 2020.05.31

다운로드 장바구니
[논리회로] 순서논리회로

)◆ 플립플롭과 래취 : 4각형 모양◆ 입력 : 왼쪽예) D 플립-플롭 입력 : D, CJK플립-플롭 입력 : J, K, C◆ 출력 : 오른쪽- 정상출력- 보수출력◆ 마스터-슬레이브 ... 한 다양한 문제점들이 설계자들에게 많은 부담을 주게 된다.4.2. 래취■ 플립플롭들간의 주요 차이요소◆ 입력의 개수◆ 2진 상태를 변화시키는 방법■ 래취가장 기본이 되는 플립플롭 ... 이 변하는 동안에 이 래취로부터 플립-플롭 출력을 분리시킬수 있는 구조를 한 두 래취를 가지는 플립플롭◆ 모서리로 트리거하는 플립-플롭제어신호 C가 0에서 1로 천이할 때에만 트리거

리포트 | 8페이지 | 1,000원 | 등록일 2003.05.11

다운로드 장바구니
4비트 카운터

D플립플롭은D F/FqDq*000011100111다음과 같으므로 넥스트스테이트 값과 같은 값을 가진다.각각의 sop를 구하면 다음과 같다는것을 카르노맵 ... 하였으며, 지난 과제를 이용하여 7 segment 2개를 이용하여 10진수의 값으로 표현하였다.이 스팩의 착안 점은 카운터 칩을 사용하지 않고 D 플리플롭을 이용 하는 것이 ... Q3Q4Q0*Q1*Q2*Q3*D0D1D2D

리포트 | 8페이지 | 2,000원 | 등록일 2007.06.07

다운로드 장바구니
연세대 전기전자 기초실험 프로젝트 - 4층 엘리베이터 컨트롤러 설계(Verilog 설계)

은 게이트들과 Half-adder나 Full-adder, Mux 등이 포함된다.순차회로는 왼쪽 그림과 같이 플립플롭과 게이트를 서로 연결한 형태이다.먼저 조합 회로에 대해 생각해보 ... 개가 된다. 예를 들어 코드에서 if ((u_1||in1||u_2||d_2||in2)==1) 라고 쓰이게 되면 if 안의 (u_1||in1||u_2||d_2||in2)==1 구문 ... 이 1,2층 홀에서 올라가는 버튼(u_1, u_2) 또는 2층에서 내려가는 버튼(d_2) 또는 엘리베이터 내부에서 (in1, in2) 누른 버튼이 1층이거나 2층일 때 엘리베이터

리포트 | 15페이지 | 3,000원 | 등록일 2007.12.30

다운로드 장바구니
[기억장치] 메모리(MEMORY) 프리젠테이션 자료

가 있다. ② 기록된 정보를 보전한다. ③ 그 정보를 외부에서 읽어낼 수가 있다.기억 소자◎플립플롭 (flip-flop, F/F회로) → 쌍안정상태의 소자로서 기억소자라고도 함 ... . → 1비트의 기억용량, 1과 0을 식별해서 기억가능 → 종류 - RS flip-flop - JK flip-flop - T(Trigger) flip-flop - D flip-flop

리포트 | 12페이지 | 2,500원 | 등록일 2005.05.25

다운로드 장바구니
[전기전자실험] 플립플롭, 래치 실험

I. 플립플롭 및 래치1. 목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류(D타입, T타입, RS타입, JK 타입)에 대한 기능의 차이를 알아보고 동작조건을 확인 ... 다.부(negative) edge-triggered D플립플롭 회로를 보여주고 있는데 클럭신호가 1에서 0으로 떨어지는 순간의 입력만이 출력에 반영된다. 궁극적으로 edge ... 는 것이 그만큼 중요하다. 은 D플립플롭의 진리표이며 그 특성방정식은 다음과 같다. D플립플롭의 진리표{DQQ+0Q01Q1JK 플립플롭도 마찬가지로 edge-triggered JK

리포트 | 9페이지 | 1,000원 | 등록일 2002.10.29

다운로드 장바구니
컴퓨터 시스템 구조 4장 연습문제

여 오버플로가 일어났음을 의미한다. 산술 시프트 연산에서는 오버플로 플립플롭을이용한, XOR 연산을 이용하여 왼쪽 산술 시프트 연산에 의한 오버플로를 탐지하는데 사용한다.따라서 부호 ... 1100 1000d. 1 0101 1010e. 1 0000 0001----------------------------※ 그림 4-7의 가감산기 회로는 4비트 가감산기 회로로서, 4 ... 다.4.12 - d번 문제풀이, M=1, A=0101, B=1010M=1이면, XOR 회로에 의하여 B는가 되고, M이 1이 되므로 A++1이므로, 빼기연산(A-B)을 수행한다.+1

리포트 | 6페이지 | 1,000원 | 등록일 2008.10.10

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기