"D플립플롭"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

쉬프트 레지스터 플립플롭 플립플롭의 기능 비동기식 카운터 시프트 레지스터 플립플롭 결과 광운대학교 d플립 카운터

판매자 표지는 다운로드시 포함되지 않습니다.

"D플립플롭" 검색결과 901-920 / 1,234건

세븐세그먼트를이용한 디지털락

플립플롭 진리표회로도(3)-잘못된 번호 입력동작- 기본 논리소자의 입력조합을 통한 출력. Ex) 1,3,5,7 입력 시-Reset 버튼 사용 시- 스위치를 누를 때 새로운 입력전압 ... Digital lock실험 최종 발표목차실험 목적 소자 및 재료 회로도 회로구동 원리 P-spice 결과 실험 제작 과정 결론 및 도출실험 목적D-FF과 기본 논리소자(and ... 소자를 이용하여 입력전압에 따른 출력전압을 제어 할 수 있다.회로도(2)-Digital lock 동작- 74LS147의 출력과 접지를 통한 입력. D-FF의 동작원리를 이용한 출력

리포트 | 17페이지 | 1,000원 | 등록일 2010.06.18

다운로드 장바구니
플립플롭 예비보고서

실험2. 플립플롭(Flip-Flop)1.실험목적(1)RS 플립플롭의 기본 개념을 파악하고 RS-Latch와의 차이점을 발견한다.(2)D 플립플롭의 기본 개념을 파악하고 D ... 나타내면 그림 10-2와 같다.(2)D-플립플롭D형 플립플롭도 RS형 플립플롭과 같이 클록 입력이라고 불리는 트리거 신호에 의해 제어된다.만일 클 신호가 0에서 1로 바뀔 때 D ... 가 1이면 플 플롭이 세트되어 Q=1이 되고 D가 0이면 플립 플롭이 리셋되어 Q=0이 된다. 이것을 타이밍도로 나타내면 그림 10-4와 같다. 따라서 D형 플립플롭은 클록 입력

리포트 | 9페이지 | 1,000원 | 등록일 2001.11.18

다운로드 장바구니
비동기 및 동기 카운터

겠습니다.그 다음으로 D플립플롭을 보면,이것의 실험결과로 동작을 볼 때 클럭이 주기적으로 들어가고 tn이 0일때는 그다음 값은 0으로 tn이 1일 때 다음값이 1로 나오는 것을 보 ... 았습니다.디지털회로 이론 강의 시간때 D플립플롭은 RS플립플롭의 부정을 없앴다고 알고 있습니다.또다른 입력이 없다면 주로 control, clock해가지고 C를 쓰는데 C가 없 ... 플립플롭:JK플립플롭은 RS플립플롭과 T플립플롭을 결합한 것이다입력은 J,K두개로서,각각 RS플립플롭의 S,R과 마찬가지의 역확을한다T플립플롭에서처럼 J=K=1일 때 출력이 반전

리포트 | 17페이지 | 2,000원 | 등록일 2008.03.13

다운로드 장바구니
디지털논리회로실험 - 카운터

로 하여 토글될 수 있도록 한다2. B플립플롭의 출력은 D플립플롭의 출력이 0이고 A플립필롭의 출력이 1에서 0으로 바뀌면 상태를바꾸며, D출력이 1이고 A출력이 1이면 B플립플롭 ... 의 출력이 0이 된다.3. C플립플롭의 출력은 B플립플롭의 출력이 1에서 0으로 변할 때 상태를 바꾼다.4. D플립플롭의 출력은 B와 C가 1이고 A가 1에서 0으로 변할 때 상태 ... 를 1로 바꾸고 B, C가 0이고 A가1에서 0으로 변하면 D플립플롭의 출력이 0이 됨을 알 수 있다.■ 동기식 카운터(synchronous counter)★ 동기식 카운터와 비

리포트 | 3페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
결과보고서 실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)

었다.각 실험에 대한 내용과 결과를 살펴보면, 첫 번째 실험에서는 J-K 플립플롭 3개를 사용해서 Parallel In/Serial Out를 만드는 실험으로 실험 결과 처음 왼쪽 두 개 ... 를 만드는 실험으로 동기식 카운터는 앞서 만들어본 리플 카운터와 다르게 모든 플립플롭에 공통의 클럭 신호를 가한다. 그리고 Enable 이 되는 시점에 카운팅 하게 한다. 각 카운터 ... 시켰다가 +5V에 연결하여 모든 비트를 클리어 시킨다. 이때 5개의 LED에 불이 들어오지 않아야 한다.3) A, B, C, D, E, PE를 +5V에 연결한다. 이때 5개

리포트 | 5페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니
디지털 디자인 5장

) D 플립플롭-여기표 - 상태표Q(t)Q(t+1)D000011100111(t+1)(t+1)(t+1)0 0 00010010 0 10100100 1 00110110 1 ... 5.9 - 2개의 JK플립플롭 A,B와 한 개의 입력 x를 가진 순차회로가 있다. 이 회로는 다음과 같은 플립플롭 입력식으로 나타내고 있다.(a) 변수 J와 K로 입력식을 대체 ... 01011(b) 회로의 상태도를 그려라.5.10 - 2개의 JK플립플롭 A,B와 2개의 입력 x,y와 하나의 출력 z를 가진 순차회로가 있다. 플립플롭의 입력식과 출력식은 다음과 같

리포트 | 6페이지 | 3,000원 | 등록일 2008.06.12 | 수정일 2015.09.30

다운로드 장바구니
[전기공학실험] Flip-Flop 특성과 응용

플롭▶불확실한 입력은 결코 존재할 수 없다는 것을 확실하게 하기 위한 방법으로 한가지 입력만을 공급▶D 플립플롭은 RS 플립플롭에 약간의 변형을 가한 것으로 데이터(data) 플립 ... 플롭이라고도 한다▶그림 5-1(a)로부터 알 수 있듯이 D 플립플롭은 RS 플립플롭의 두 입력을 결합하고 그 한쪽에 NOT 게이트를 삽입시킨 것▶양쪽의 NAND 게이트에는 항상 상반 ... 가 들어 왔을 때의 출력을 의미▶데이터 전송할 때 유용(a)회로 (b)표시기호DQn + 10011(c)진리표▶D 플립플롭에서 클럭펄스 CLK가 들어오기 전에 입력 D에 데이터

리포트 | 5페이지 | 1,000원 | 등록일 2002.06.02

다운로드 장바구니
verilog program BCDcounter(00~ 99 카운터) 7-segments(7세그먼트) k-map/회로도/ verilog 소스포함

와 K-맵을 이용하여 구한다.2) 부울식을 사용하여, 7segment를 만든다.2) D플립플롭을 이용하여 JK플립플롭을 만든다.4. 소스 module ... seg(out7,out6,out5,out4,out3,out2,out1,a,b,c,d); // 7 segment 부분입니다.

리포트 | 10페이지 | 2,000원 | 등록일 2008.07.25 | 수정일 2022.01.13

다운로드 장바구니
4bit Timing Signal Generator

을 볼 수 있다.3. 고찰4-Bit Timing Generator를 설계하여 확인하는 프로젝트이었다. 소프트웨어는 Multisim2000을 사용하였다. 이 실험에서는 D플립플롭 4개 ... 도록 설계하였다.그 후 그 Counter 설계를 마친 후 AND 게이트 3개와 OR 게이트 1개 씩을 이용하여 각각에 D플립플롭에 들어가게 만들었다. 그 후 Load와 Counter 상태 ... = B’C’D’ + ABD’Db = AC’D’ + ABCDc = ABD’ + BCDDd = A’CD + ABCLoad – Counter 상태3. 결과전체 회로도각각의 결과

리포트 | 7페이지 | 1,000원 | 등록일 2009.12.03

다운로드 장바구니
디지털 회로 실험 / 인터비젼 / 예윤해, 정연모, 송문빈 / 6,7장(7-세그먼트 디코더, 래치, 플립플롭, 시프트레지스터) 결과보고서

디지털 회로 실험(6, 7장 결과보고서)과 목 명 :디지털 회로 실험학 과 :학 번 :이 름 :결 과 보 고 서< 실험 6 : 7세그먼트 디코더, 실험 7 : 래치, 플립플롭 ... 를 직접물려 불을 켜서 숫자 및 다른 신호를 구성할수 있다.2. 실험 7 : 래치, 플립플롭, 시프트레지스터1) 실험(1) SR 래치 동작 실험입력출력SRQ(논리값)Q(출력값)00 ... 는 오차 저항 때문에 그렇게나왔고 2.5V기준으로 상은 1 하는 0으로 읽었다.2) 실험(3) NAND게이트를 이용한 D-래치 동작 확인입력출력CDQQ'0*************10입력

리포트 | 3페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
시프트 링 카운터 결과

의 금지(forbidden)상태가 계속되는가 또는 그것이 자동적으로 올바른 상태에 도달하는가? 여러분의 답을 실험적인 결과로 설명하시오.→ 링카운터는 오직 한개의 플립플롭만 1이되 ... 를 얻기 위해 지시된 것처럼 왜 CRO를 트리거할 필요성이 있는가를 설명하시오.→ 클럭이 0에서 1로 될 때 플립플롭이 동시에 작동을 해야 올바른 출력 파형을 얻을 수 있 ... LED50LLDDD1DLLDD2DDLLD3DDDLL4LDDDL5LLDDD6DLLDD7DDLLDClockQ1Q2Q3Q4Q5그림 10-5 실험 2(d)에 대한 순환형 시프트 레지스터

리포트 | 8페이지 | 1,000원 | 등록일 2011.04.25

다운로드 장바구니
디지털시계 보고서

1000XXDCBA000111100011110111111111XX1011XXTB = D'A TA = 110진 카운터 회로도T플립플롭을 이용하여 10진 카운터를 설계하였습니다. TA ... 회로도T플립플롭을 이용하여 12진 카운터를 설계하였습니다. TA에는 1이 들어가고 TB에는A 가 들어가고 Tc에는 D'BA들어가고 TD에는 CBA + DBA 이 들어가게 됩니다 ... 0100000110111X100XCBA010011011111111011Tc = AB + AC TB = AC' TA = 16진 카운터 회로도T플립플롭을 이용하여 6진 카운터를 설계

리포트 | 14페이지 | 2,000원 | 등록일 2008.12.12

다운로드 장바구니
CMOS 논리회로 HSPICE 시뮬레이션

Lab3-4 CMOS 논리회로 시뮬레이션? 목 적1. 기본적인 CMOS 논리회로인 NAND 게이트와 D 플립플롭에 대해 시뮬레이션을 한다.2. D 플립플롭을 이용하여 down c ... lock이 상승 에지에서 반응하는 D 플립플롭의 출력에 대한 그래프이다. 가장 위에 있는 파형이 clock이고, 중간 파형이 D의 입력이고, 마지막 파형이 플립플롭을 거친 출력 Q ... 의 값이다. 먼저, D 플립플롭의 동작을 살펴보면, Q값의 초기 값이 정해져있을 때, D의 값이 0이면 다음 Q값은 0이 되고, 1이면 다음 Q값은 Q=D가 된다. 아래의 표는 이러

리포트 | 18페이지 | 2,000원 | 등록일 2008.06.01

다운로드 장바구니
논리회로 설계 -베스킨라빈스31-

어떻게 아는가? 턴체인지 개념의 D플립플롭을 이용한 링카운터 설계! 2. 31까지는 어떻게 셀 것인가? MOD-10 카운터는 시중에 판매되지 않거나 찾을 수 없었기 때문에 MOD ... 에 구상했던 리셋 스위치최초엔 3명의 플레이어에게 각각의 스위치를 부여할 생각D플립플롭과 입력스위치와의 연계까지 고려Turn Change Butten*최종 완성 회로도과연 구상 ... 한 회로를 어떻게 구현해 낼 것인가.완성회로도1의 자리수가 9가되는 값으로 동작링카운터의 초기1값 인가링카운터 (D플립플롭)턴체인지 및 각 플레이어 상태 출력MOD-16 카운터9가 될

리포트 | 17페이지 | 1,500원 | 등록일 2009.05.31

다운로드 장바구니
디지털회로 설계의 기초 6장 연습문제 풀이(설계문제 제외)

6장 연습문제6.1 그림 6.5를 이용하여 음레벨 트리거 SR 플립플롭을 설계하시오. 또한 그림 6.12를 이용하여 음레벨 트리거 D 플립플롭을 설계하시오.sol)* 음레벨 ... 트리거 SR 플립플롭* 음레벨 트리거 D 플립플롭6.2 JK 플립플롭에서 JK=11의 입력에 대해 출력이 발진할 수 있고, JK 주-종 플립플롭에서는 출력이 발진하지 않는데 그 이유 ... 로 돌아가기 때문에 발진하지 않는다.6.3 D 플립플롭을 이용하여 JK 플립플롭을 설계하시오.sol)QQ+JKD000X0011X110X1011X01JKQ

리포트 | 9페이지 | 1,000원 | 등록일 2007.12.01

다운로드 장바구니
래치, 플립플롭, 쉬프트 레지스터(사전보고서/결과보고서)

래치, 플립플롭, 쉬프트 레지스터사전보고서/결과보고서과목디지털회로실험목적래치?래치의 기본 개념을 파악한다.??RS래치의 원리와 구성 및 동작 특성을 익힌다.???D래치의 원리 ... 와 구성 및 동작 특성을 익힌다.플립플롭?RS 플립플롭의 기본개념을 파악하고 RS-Latch와의 차이점을 발견한다.??D 플립플롭의 기본개념을 파악하고 D-Latch와의 차이점을 발견 ... 상태로 변하며 (0 에서 1 로, 또는 1 에서 0 으로), 그 상태를 계속 유지하므로 한 비트의 정보를 저장할 수 있는 능력을 가지고있다.플립플롭의 종류에는 RS 플립플롭, D

리포트 | 8페이지 | 1,000원 | 등록일 2007.11.24

다운로드 장바구니
실험7. 카운터

값이 110이나 111이 되는 경우는 없을 것이기 때문이다. 여기표로부터 플립플롭 입력에 대한 논리식을 구하는 과정은 그림5(c)에 나타내었으며, 이 논리식을 이용해 설계한 회로도는 그림5(d)에 나타내었다. ... 할 수 있다. 동기식 카운터는 회로 구성에 사용된 모든 플립플롭들이 하나의 공통 클럭을 동시에 공급받도록 구성된 회로를 말한다. 이에 반해 비동기식 카운터는 플립플롭들이 서로 다른 ... 를 보면 사용된 모든 플립플롭들의 클럭단자가 하나의 공통클럭입력 CLK에 연결되어 있음을 볼 수 있다. 따라서 동기식 회로에서는 모든 플립플롭들이 동일한 시간에 자신의 상태를 변화

리포트 | 5페이지 | 1,500원 | 등록일 2008.05.25

다운로드 장바구니
Integrated-Circuit Timers-555 실험 예비 보고서

홀드 전압으로 사용된다. 핀2에 트리거가 가해졌을 때 회로는 핀3에서 구형파 출력펄스를 발생시킨다.회로의 동작을 살펴보자.처음에 RS 플립플롭의 Q 출력은 high이다. 이 상태 ... =Vcc/3트리거 입력이 Vcc/3보다 약간 적게 감소할 때, 하측 비교기는 플립플롭을 리셋 한다. Q가 low로 바뀌기 때문에 트랜지스터는 차단되고 커패시터는 충전된다. 이 때 ... Qbar는 high로 바뀐다. 또 커패시터는 지수함수적으로 충전된다. 커패시터 전압이 2*Vcc/3보다 약간 클 때 상측 비교기는 플립플롭을 세트한다. high Q는 트랜지스터

리포트 | 12페이지 | 1,000원 | 등록일 2009.09.13

다운로드 장바구니
[전기전자기초실험]7장 - 기본 논리 게이트 [예비&결과]

플립플롭 D - 데이터 래치 SENSE - 전류 감지 VCO - 전압조정 주파수 발생기 FA - 전 가산기( Full adder ) ALU - 논리연산 유닛 Counter

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.08

다운로드 장바구니
조합논리회로와 순차논리회로의 종류 및 특징

에 거의 사용되지 않는다.SRQ(t-1)상태00Q(t)전상태 불변010RESET101SET11미결정금지[진리표]2. D플립플롭 : 한 개의 입력을 가지며, D = 0이면 출력은 0 ... , D = 1이면 출력은 1로 변화 단일 비트 저장용으로 유용하다.DQ(t-1)00113. T플립플롭 : JK 플립플롭의 JK를 하나로 묶어서 T로 표시, T=0 이면 변화가 없 ... 을 변화시키기 위한 조건을 결정한다. 따라서 순차 회로는 입력, 출력, 내부 상태로 명시되며 외부 출력은 플립플롭의 현재 상태에 따라 경정된다. 순차 회로의 대표적인 종류로는 플립플롭

리포트 | 6페이지 | 1,000원 | 등록일 2008.03.06 | 수정일 2020.05.06

다운로드 장바구니

이전10개 41 42 43 44 454647 48 49 50 다음10개

파워링크

신청하기