"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,441-2,460 / 4,264건

[Flowrian] 십진수 네자리 덧셈기 회로의 Verilog 설계 및 시뮬레이션 검증

기 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 본 문서에서는 이진수 덧셈기인 Ripple Carry Adder 회로를 변형하여 4자리 십진수 2개를 합산하는 덧셈기 회로를 설계한다. 본 설계는 총 3개의 모듈로 구성된다.

리포트 | 18페이지 | 1,500원 | 등록일 2011.09.26

다운로드 장바구니
설계실습 10. 4-bit Adder 회로 설계

와 해석에 응용3디지털 시스템부울 대수의 사용디지털 시스템에서의 전압레벨 표현 5V :2진 숫자(binary digit) 2V 1, 0으로 표현 0.8V 0V 부울 대수는 논리회로 ... 11. 12설계실습 10. 4-bit Adder 회로 설계아날로그 및 디지털 회로1목 차1부울 대수2디지털 시스템34-bit Adder (74LS83)4설계실습 계획2부울 대수부 ... 울 대수의 정의인간 추론 영역에서의 논리: 어떤 조건(conditions)이 전제(premises)가 참(true)인가 거짓(false)인가에 따라 판단하는 기능. 이러한 논리기능

리포트 | 13페이지 | 1,000원 | 등록일 2010.11.12

다운로드 장바구니
[Flowrian] 신호등 제어 회로의 Verilog 설계 및 시뮬레이션 검증

: RT 수준 Verilog 설계 및 시뮬레이션 검증- 최상위 신호등 제어 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 16페이지 | 1,500원 | 등록일 2011.10.03

다운로드 장바구니
판매자 표지

102 페이지에 달하는 방대한 행복나래 채용(자소서 작성방법과 면접) 시험자료 기출문제 입사시험 출제경향

시험 : 회로설계, 전자회로, 회로이론, 디지털논리 등 출제실무진면접 ; 1:2면접으로 2명의 실무진이 10분정도를 이력서 및 자기소개서 위주로 질문CEO면접은 1:1, 이력서 ... 요소가 몇 개 있습니까?-> 창의력과 논리력 테스트 / 주유소의 월 평균 매상을 1억 6천만원 정도로 가정하고, 1인당 월 가솔린 평균 사용량를 4만원이라고 생각하면, 한 주유소

자기소개서 | 102페이지 | 9,900원 | 등록일 2016.02.23 | 수정일 2019.03.06

다운로드 장바구니
[논리회로설계실험]논리회로설계실험 제 9장 Encoder와 Decoder

는 [그림 9-3]과 같고, 논리회로는 [그림 9-4]와 같다.[그림 9-4] 10진 to BCD Decoder 논리회로3. 사용 기자재 및 부품?논리실험기 (Digital Logic ... 고, 논리회로는 [그림 9-2]와 같다.[그림 9-1] 10진 to BCD Encoder⒜ 블록도10진 to BCD EncoderInputOutput10진수BCD CodeABCD000 ... *************0011401005010160110701118100091001⒝ 진리표[그림 9-2] 10진 to BCD Encoder 논리회로⑵ 디코더(Decoder

리포트 | 8페이지 | 2,000원 | 등록일 2005.04.09

다운로드 장바구니
led와 7-세그먼트(결과) 인코더/디코더 코드 변화기, 멀티플렉서와 디멀티프렉서 (예비)

디지털 회로 실험 6, 7 결과보고서? 1조 전자공학과 200914409 유 일 현 ? 공동 실험자 : 이 원 구? 제 출 일 : 2014. 4. 8● 실험 6 LED와 7 ... 의 출력이 결정된다.- 일반적인 인코더 블록도 -2) 디코더(Decoder, 해독기)디코더는 N비트 2진 입력 코드를 M(MLEQ 2 ^{n}) 출력 선으로 변환시키는 논리회로이 ... 의 LED에서 애노드(A)는 캐소드(C)보다 약간 더 길게 되어 있다.(2) 적색 LED를 사용하여 그림 6-5의 회로를 구성하여라. 1N914 다이오드는 사고로 역 전 압이 인가

리포트 | 12페이지 | 1,000원 | 등록일 2014.04.20

다운로드 장바구니
전자공학실험1 결과(4장)

전자공학실험1- 결과보고서 -[4장. 논리게이트의 특성 및 연산회로]실험① 그림 4.7과 같이 회로를 구성하고, 0V와 5V의 값을 갖는 1kHz 구형파를 입력에 연결하라. 입력 ... 와 같이 입력이 5V (HIGH)이면 출력이 0V (LOW)가 출력되고 입력이 0V(LOW)이면 출력이 5V (HIGH)로 출력이 되었다. 따라서 입력전압과 출력전압의 논리값이 반대 ... 을 수 있어서 좋았다.② 그림 4.7의 회로에 입력으로 그림 4.9와 같은 삼각파를 연결하라. 입력 전압를 오실로스코프의 Horizontal(X)단자, 출력 전압를 Vertical(Y

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
판매자 표지

SK하이닉스 IT직무 자소서, 자기소개서

로 FPGA를 설계하는 수업 이였습니다. 처음에는 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하 ... 생 3학년 1학기 때 저는 코딩하는 게 재밌었고, 전공에 자신 있었습니다. 하지만 저에게 슬럼프가 왔습니다. 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL

자기소개서 | 4페이지 | 6,000원 | 등록일 2017.10.23 | 수정일 2018.05.18

다운로드 장바구니
디지털시스템 verilog 실험 결과보고서의 모든 것,BCDto7Segment, FlipFlop, Counter, RAM, 유한상태머신회로, Dotmatrix, Stopwatch etc

되어 이상 징후를 확인해 보기로 하였다.[HALF ADDER]HALF ADDER는 두 개의 기본 게이트로 구성된 디지털회로이다. 입력에 따라 출력은 C(carry값)과 S(sum값 ... egment로 출력하는 디지털 회로를 설계한다.실험결과[작성코드 & 코드설명]1. BinaryToBCD 1의자리module binarytoBCDof1(O,A,B,C,D);output ... egment로 출력하는 디지털 회로를 설계한다. 한번에 Binary to 7Segment를 설계할 수 없어서 Binary to BCD 변환과 BCD to 7segment를 각각 만들

리포트 | 32페이지 | 3,000원 | 등록일 2012.11.27

다운로드 장바구니
post8

에서는 각 디지털 신호레벨마다 하나씩, 두 종류의 위상이 사용된다.회로보드에서는 디저털 기저대 신호와 반송파인 사인파를 평형 변조기에서 합하여 PSK신호를 만들어 낸다. 이 때 0도 ... 이 름 : 김연실조 원 : 김유미1. 목적PSK신호의 생성 원리와 반송파 동기에 대하여 알아본다.2. 실험 내용PSK는 각 디지털 신호마다 반송파 신호의 위상에 구분을 두어 변조 ... 를 하는 방식이다.Figure 1. (신호 생성 과정)오실로스코프의 채널1 프로브를 인코딩의 회로블럭 sync에 연결하고 offset다이얼과, bal을 조절한다. 채널1을 NRZ

리포트 | 4페이지 | 1,000원 | 등록일 2012.01.26

다운로드 장바구니
[Flowrian] 8 Bit Adder 구조의 Verilog 설계 및 시뮬레이션 검증

다.8비트 가산기는 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다. ... 에 8비트의 덧셈 합과 캐리를 출력한다.본 설계에서는 8개의 전가산기를 Ripple Carry 방식으로 논리회로도를 설계한다. Ripple Carry 방식의 덧셈기는 비트수 만큼

리포트 | 16페이지 | 2,500원 | 등록일 2011.09.04

다운로드 장바구니
2장 논리회로와 간략화 실험결과 및 3장 오픈컬렉터와 3상태 버퍼

실험 2. 논리회로의 간략화 결과 레포트(a) NOT 게이트PSPICE 시뮬레이션 결과*실험결과*AY0110(b) AND 게이트PSPICE 시뮬레이션 결과*실험결과*ABY ... 20000000100010000111110011101111101111111실험 3. 오픈컬렉터와 3상태 버퍼/인버터 예비 레포트[목적]1. 오픈 컬렉터 게이트의 특성을 이해한다.2. 와이어드 AND 및 와이어드 OR 회로를 익힌다.3 ... 으로 풀업저항을 사용하면 출력특성이 AND동작이 이루어진다. 이를 와이어드 AND 회로라 한다.그림 3.1, 그림 3.2 와이어 AND회로그림 3.2를 논리식으로 표현하면 Y

리포트 | 10페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
시퀀스회로에 대해서

시퀀스 제어회로란 ? 미리 정해진 순서 , 또는 일정한 논리에 의해서 정해진 순서에 따라 제어의 각 단계를 차례로 진행해 가는 제어를 말합니다 .유접점 시퀀스(Relay ... Sequence)란 ? 제어계에 사용되는 논리소자로서 기계적 접점을 지닌 유접점 계전기, 즉 전자 계전기(Relay)에 의해서 구성되는 시퀀스 제어 회로를 말합니다. 전자계전기라는 것 ... 회로시퀀스 제어계의 기본회로 (1) 비반전 회로 - 입력신호를 받아서 논리적 판단을 하여 출력으로 그대로 보내는 회로로서 AND, OR 등의 논리적 기능을 하는 회로 , 반전회로

리포트 | 21페이지 | 1,500원 | 등록일 2012.03.15

다운로드 장바구니
[Flowrian] 3단 파이프라인 덧셈 회로의 Verilog 설계 및 시뮬레이션 검증

: 3 단 파이프라인 덧셈 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 31페이지 | 1,500원 | 등록일 2011.10.18 | 수정일 2014.08.19

다운로드 장바구니
VHDL을 이용한 Digital clock설계

※ Sequence of Mode_1: Clock ➡ Date ➡ Timer ➡ Alram① Clock: s_1~s_2 : Express times_3~s_4 : Express minutes_5~s_6 : Express secMode2(setting): Push the..

리포트 | 20페이지 | 1,000원 | 등록일 2010.12.13

다운로드 장바구니
[Flowrian] Hamming 코드 기반 Error Detection/Correction 회로의 Verilog 설계 및 시뮬레이션 검증

는 원래의 비트로 복귀하지는 못하고 데이터에 오류가 존재함을 감지하여 프로세서에 알린다. Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... ) 인터페이스 회로이다. 프로세서가 메모리로 데이터를 전송하는 경우는 16 비트 데이터에 6 비트의 해밍 코드를 추가하여 22 비트의 데이터를 메모리로 전송한다. 반대로 메모리

리포트 | 10페이지 | 2,500원 | 등록일 2011.10.29

다운로드 장바구니
진보영일기와 전가산기를 이용한 4-bit 가감산기 설계 제안서 및 설계 결과 보고서

다.3. 7487의 작동원리 - 하나의 논리회로가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수 이 또는 의 1의 보수 로 되는 회로를 진-보-0-1 기라고 ... Ⅲ 설계의 사전 조사1. 7487의 구조 - 7487은 4bit의 진-보-영-일기로서 입력 B와 C로서 제어가 되며 A의 입력으로 Y의 출력을 내보내는 가감산기 회로이 ... 한다. 디지털 계산에 있어서 가산은 보수 없이 계산이 가능하나 감산을 할 때는 빼주는 수를 보수를 취하여 가산하게 되는 방법으로 하게 된다 이를 위하여 진-보-0-1기를 이용하는데

리포트 | 14페이지 | 2,000원 | 등록일 2012.07.17

다운로드 장바구니
[4과목:정보통신개론]사무자동화 산업기사 필기시험 핵심정리

한 멀티포인트 시스템에서 전송지연을 줄이기 위해 고속 폴링을 적용한 모뎀(3) 디지털 서비스 유닛(DSU : Digital Service Unit)디지털 전송 회선에 사용. 단극 ... ) 전화{(2) 아날로그 전송과 디지털 전송{{구분아날로그 회선디지털 회선아날로그신호.아날로그 증폭기 사용.증폭 시 잡음이나 왜곡된 신호도함께 증폭됨{.코덱(CODEC) 사용.디지털 ... 전송이 이루어지며 적당한 간격으로설치하여 원신호로 재생{디지털신호.변복조기(MODEM) 사용.기존의 음성 통신망을 활용하여디지털 신호 전송{.디지털 서비스 유닛(DSU) 사용.공중

시험자료 | 16페이지 | 1,500원 | 등록일 2012.12.03

다운로드 장바구니
[Flowrian] 전가산기 (Full Adder)의 Verilog 설계 및 시뮬레이션 검증

한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 전가산기의 사양2. Dataflow 형식 전가산기의 Verilog 설계 및 검증3 ... 전가산기 (Full Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링

리포트 | 12페이지 | 1,000원 | 등록일 2011.10.29

다운로드 장바구니
[Flowrian] 반가산기 (Half Adder)의 Verilog 설계 및 시뮬레이션 검증

한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 반가산기의 사양2. Dataflow 형식 반가산기의 Verilog 설계 및 검증3 ... 반가산기 (Half Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 반가산기의 논리동작을 모델링

리포트 | 9페이지 | 1,000원 | 등록일 2011.10.29

다운로드 장바구니

이전10개 118 119 120 121 122123124 125 126 127 다음10개

파워링크

신청하기