"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,361-2,380 / 4,264건

아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... Modified Booth 곱셈기파이프라인 구조는 디지털 회로의 성능을 향상시키기 위하여 널리 사용되고 있으며, 파이프라인에 단이 많이 추가될수록 각 단의 지연 시간이 짧아지 ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[Flowrian] 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 쉬프트 레지스터 회로의 사양2. Behavior 형식 8 비트 쉬프트 레지스터 회로 ... 8 비트 쉬프트 레지스터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. Structure 형식 8 비트 쉬프트 레지스터 회로의 Verilog 설계 및 검증

리포트 | 14페이지 | 1,000원 | 등록일 2011.11.07

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... +y)=x※ 부울 대수의 조작은 대부분 간단한 회로를 얻기 위하여 수행된다.* 정준형식 : 최소항의 곱이나 최대항의 합으로 이루어진 식.1. 최소항 : 각 원소를 모두 포함 ... ' = ∑(1,2,4,7)* S-R 래치(NOR회로사용) * S'-R' 래치(NAND회로사용)1. S = 1 : set 상태 1. S = 0 : set 상태2. R = 1 : reser

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
[Flowrian] 8 비트 업/다운 카운터 회로의 Verilog 설계 및 시뮬레이션 검증

언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 8 비트 업/다운 카운터 회로의 사양2. Behavior 형식 8 비트 업/다운 카운터 회로 ... 8 비트 업/다운 카운터 회로의 동작은 Verilog 언어가 제공하는 2가지 방식, Behavior와 Structure 관점에서 전가산기의 논리동작을 모델링한다.Verilog ... 의 Verilog 설계 및 검증3. 8 비트 레지스터의 Verilog 설계 및 검증4. 8 입력 증감기 회로의 Verilog 설계 및 검증5. Structure 형식 8 비트 업/다운 카운터 회로의 Verilog 설계 및 검증

리포트 | 18페이지 | 1,000원 | 등록일 2011.11.05

다운로드 장바구니
실험3 예비보고서

.(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리표] [B의 카노맵] [D의 카노맵]입력출력xyBD000(0)0(0)011(1 ... 을 보면 알 수 있듯이 이 과정을 통하여 쉽게을 구하고 확인하였다.(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.[반감산기의 진리 ... 과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
박경미의 수학 콘서트 요약

서 이런 저런 방법을 시도해볼 수 있다. 이는 최대공약수를 이용한 방법이다.디지로그의 결정체_바코드의 비밀 : 요즘 디지로그가 새로운 화두로 등장하고 있다. 디지로그는 디지털 기기 ... 에 아날로그적인 감성을 융합시킨다는 데서 비롯된 용어다. 바코드를 판독하는 과정에서 아날로그 전기 신호를 디지털의 0과 1로 바꾸기 때문에, 바코드는 또 다른 의미에서 디지로그라 ... _행렬 : 행렬은 숫자들을 가로와 세로로 배열하여 직사각형 모양으로 늘여놓은 것이다. 행렬은 수학의 중요한 분야이자 학문적 기초가 되는 선형대수학의 중심 개념이며, 전기 회로망

리포트 | 5페이지 | 1,000원 | 등록일 2016.09.09

다운로드 장바구니
논리회로의 간략화 예비보고서

실험 제목논리회로의 간략화실험 목적부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.실험을 통해 부울대수와 카르노도의 정확성을 검증한다.기본 이론1) 부울대수디지털(논리)회로 ... 는 각 입출력전압이 0또는 1로 주어진 2진 형태로 동작한다. 0과 1의 표기는 미리 정의된 전압범위를 나타낸다. 이러한 논리회로의 특성은 디지털 시스템의 분석과 설계시 부울대수 ... (logic level)을 나타낸다. 디지털 회로의 전압은 실제 수치값에 따라 논리레벨 0또는 1로서 나타난다. 즉, 다시말하자면 부울대수는 논리회로의 입출력 관계를 나타내는 수단이

리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
기계공학기초실험 TTl-Logic 실험 예비보고서

1.기본 논리 게이트(Logic Gate) 에 대해 설명 하시오.① 논리 게이트란?디지털 시스템의 회로를 구성하는 가장 기본적인 요소는 0과 1로 대변되는 논리대수에의한 연산 ... 가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.(2) 원리적분기와 비교기를 사용하여 삼각파와 구형파를 만들고 삼각 ... 을 집적회로 형태로 구현한 논리 게이트(logic gate)이다. 이 회로는 복잡한 논리를 간결하고 정확하게 표현할 수 있어 컴퓨터 등에 이용된다. 이러한 논리대수의 기본이 되

리포트 | 8페이지 | 1,000원 | 등록일 2012.01.10

다운로드 장바구니
[컴퓨터의 이해/1학년 공통]마이크로프로세서의 발전과정과 컴퓨터산업에 기여한점과 최신동향, 매트릭스 코드의 하나인 QR코드 대하여 서술, 자신의 QR코드를 과제물에 첨부

를 진, IC에 의한 디지털 논리회로, 연학사, 2001고영문, 강진영, QR코드, 블로고스, 2011김선태, 차송이, QR CODE(스마트폰이 가져 온 패러다임의 변화 2차원 ... . 마이크로tel은 일본의 계산기 회사인 Busicom과의 계약을 바탕으로 스탠퍼드 대학 화학과 교수였던 Ted Hoff의 감독 아래 단일한 칩 속에 모든 연산과 논리 회로가 가능한 특별 ... 되기도 한다. ALU(산술 연산, 논리 연산을 하는 회로), 레지스터(데이터의 일시 기억장치), 프로그램 카운터, 명령 디코더, 제어 회로 등의 장치가 1개의 칩(LSI)에 조립

리포트 | 14페이지 | 3,000원 | 등록일 2013.03.19

다운로드 장바구니
[시프트레지스터] Shift Register와 Ring Counter

)를 참고하면 된다.3. 참고 자료디지털 논리와 설계, 유황빈 (정익사) 56-59pageDigital Principles and applications, Donald P ... Register)는 레지스터 내부에 저장된 2진 데이터를 오른쪽 또는 왼족으로 자리 이동을 시킬 수 있는 레지스터로서, 자리이동 레지스터는 디지털 회로 시스템에 있어서 데이터의 저장이 ... 의 플립플롭만 논리 1이 되고, 나머지 플립플롭은 논리 0이 되도록 하는 카운터이다. 4비트의 링 카운터의 순차 논리 회로는 [그림 2(a)]와 같이 JK플립플롭을 사용하여 구성할 수

리포트 | 7페이지 | 1,000원 | 등록일 2005.04.15

다운로드 장바구니
디지털 논리 실험, 기본 논리 게이트 예비 보고서

)의 동작 방법을 확인하고, 각 소자를 verilog HDL로 구현하여 검증한다.② 기본적인 논리 게이트를 이용한 간단한 회로의 구성을 이해한다.③ 지연시간의 개념을 이해한다.2 ... 다.③ NOT 게이트 : 인버터라고도 하는 NOT게이트는 반전 또는 보수화라 불린느 연산을 수해하는 논리회로로 어떤 논리레벨을 반대이 레벨로 변화시킨다. 즉 ‘1’을 ‘0’으로 ‘0 ... Chapter 1. 기본 논리 게이트(AND, OR, NOT)1. 실험목표① 기본적인 논리 게이트의 동작 특성을 이해하고 이를 통하여 여러 논리 소자(Logic Component

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
디지털공학설계1조 - 최종발표보고서 1

디지털 공학 설계지난 발표 요약 과제 개요 재 결정된 회로도 회로도 분석 OR캐드로 그린 회로도 결론 및 고찰'엠프 회로도'를 이용해서 회로도를 분석하고자 하였지만 전자회로 ... 적 요소가 많다는 의견을 듣고, 조원들과 다시 토의함 전자회로적 논리요소보단 수업시간에 배워왔던 게이트가 많은 회로도로 대체하자는 의견을 수렴하여 회로도 변경논리 게이트의 입력 값 ... 다. 더 나아가 회로도를 보고 분석 할 수 있는 능력을 기른다.수업시간 이론으로 배웠던 지식을 바탕으로 실제 회로도에서 논리 게이트가 어떻게 작용하는 지를 이해할 수 있다. OR캐드

리포트 | 15페이지 | 1,000원 | 등록일 2012.03.29

다운로드 장바구니
플립플롭(Flip-flop)

의 정보를 저장할 수 있는 능력을 가지고 있다. 플립플롭은 2진 데이터의 1비트를 저장하는데 사용되는 디지털 논리소자이다. 즉, 2개의 안정한 상태가 있으며 하나는 2진수 1이고 다른 ... 논리회로에 쓰이는 기본 논리소자이며 시퀀스회로의 일차적인 특징은 기억하는 것이다.이러한 회로는 저장, 계수, 시퀀스와 타이밍 동작 등 다양하게 사용된다.

리포트 | 1페이지 | 1,000원 | 등록일 2012.01.04

다운로드 장바구니
실험 3. 가산기와 감산기(Adder & Subtractor)

(7408)를 이용한 반가산기의 논리회로 및 시뮬레이션(2) 반가산기를 이용하여 전가산기를 구성하라.입 력출 력XYCinCS ... 0000000101010010111010001101101101011111반가산기를 이용하여 전가산기의 논리회로 및 시뮬레이션(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.입력출력x(TM1)y(TM2 ... )CS0000011110011100반감산기의 논리 회로 및 시뮬레이션(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.B = X

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
[Flowrian] 버스를 통한 데이터 전송 회로의 Verilog 설계 및 시뮬레이션 검증

전송 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 버스를 통한 데이터 전송 회로의 사양 2. 8 비트 Tri-State ... 버스를 통한 데이터 전송 회로는 아래의 모듈들로 구성된다.tribufs : 8 비트 Tr-State Bufferreg8b : 8 비트 레지스터exonbus : 버스를 통한 데이터 ... Buffer 의 Verilog 설계 및 검증 3. 8 비트 레지스터 모듈의 Verilog 설계 및 검증 4. 버스를 통한 데이터 전송 회로의 Verilog 설계 및 검증

리포트 | 16페이지 | 2,000원 | 등록일 2011.12.27

다운로드 장바구니
건국대 인터넷미디어공학부 편입 1차 합격 자기소개서

을 높이겠습니다.‘회로이론’, ‘디지털 공학’, ‘마이크로프로세서’ 등의 과목 이수를 통하여 회로에 대한 이론, 논리게이트, 부품에 대한 특징을 공부하며 전공에 대한 기초를 다졌 ... 습니다. 또한, OrCAD를 이용해 회로를 직접 설계하며 회로의 특징에 대해 공부했고, 실습을 통해 책으로 배웠던 이론을 직접 증명해봤습니다. 가끔 시행착오 때문에 많은 고민을 했

자기소개서 | 1페이지 | 3,000원 | 등록일 2013.05.14 | 수정일 2017.03.20

다운로드 장바구니
clock & stopwatch 프로그램 소스 및 파형분석(verilog 를 이용한)

1. clock그냥 일반적인 전자시계의 모듈로써 가장 간단하고 기본적인 시계이다. 실제 시간과 똑같이 설계 하였다.∎ watch_clock (기본적인 시계) module (1)module watch_clock(clk, rst, hour1, min2, min1..

리포트 | 21페이지 | 2,500원 | 등록일 2010.06.28

다운로드 장바구니
[Flowrian] Arithmetic Logic Unit 회로의 Verilog 설계 및 시뮬레이션 검증

alu8b : ALU 연산 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Arithmetic Logic Unit 회로의 사양 2 ... ALU 회로는 연산 모듈, 멀티플렉서, 레지스터 등으로 구성되는데 레지스터만 별도의 모듈로 설계하고 나머지 모듈은 always 문장으로 설계한다.reg8b : 8 비트 레지스터

리포트 | 14페이지 | 2,000원 | 등록일 2011.12.26

다운로드 장바구니
[Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

회로를 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 키패드 인터페이스 회로의 Verilog 설계 및 검증2 ... 키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 ... . 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

다운로드 장바구니
논리회로실험 2주차 결과보고서

.008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... inputoutputBAF000011101111실험간 오차 원인이번 실험에서 사용된 ‘디지털 멀티미터’는 높은 정확도로 전압, 전류, 전기저항 등을 측정하는 전자 계측기임에도 불구 ... 시켜 내부 회로도가 포함되도록 만든 IC는 각 규격에 따라 출력전류가 결정되는데, IC에 동시에 여러 개의 입력을 줄 경우에 전류량이 모자라게 된다는 것을 알았다. 이로 인해 출력

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니

이전10개 114 115 116 117 118119120 121 122 123 다음10개

파워링크

신청하기