"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,361-2,380 / 4,247건

실험 3. 가산기와 감산기(Adder & Subtractor)

(7408)를 이용한 반가산기의 논리회로 및 시뮬레이션(2) 반가산기를 이용하여 전가산기를 구성하라.입 력출 력XYCinCS ... 0000000101010010111010001101101101011111반가산기를 이용하여 전가산기의 논리회로 및 시뮬레이션(3) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.입력출력x(TM1)y(TM2 ... )CS0000011110011100반감산기의 논리 회로 및 시뮬레이션(4) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.B = X

리포트 | 3페이지 | 2,000원 | 등록일 2012.03.11

다운로드 장바구니
[Flowrian] Arithmetic Logic Unit 회로의 Verilog 설계 및 시뮬레이션 검증

alu8b : ALU 연산 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Arithmetic Logic Unit 회로의 사양 2 ... ALU 회로는 연산 모듈, 멀티플렉서, 레지스터 등으로 구성되는데 레지스터만 별도의 모듈로 설계하고 나머지 모듈은 always 문장으로 설계한다.reg8b : 8 비트 레지스터

리포트 | 14페이지 | 2,000원 | 등록일 2011.12.26

다운로드 장바구니
[Flowrian] 문자 생성 광고 패널 회로의 Verilog 설계 및 시뮬레이션 검증

를 모델링하는 것이 가능하다는 의미이다.bincounter : Generic 이진 카운터decoder : Generic 디코더adpanel : 광고 패널 회로Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 문자 생성 광고 패널 회로는 아래와 같은 모듈로 구성된다. Generic 이 붙은 이유는 Verilog 코드에 parameter를 도입하여 다양한 종류의 이진 카운터나 디코더

리포트 | 19페이지 | 2,000원 | 등록일 2011.12.23 | 수정일 2014.08.19

다운로드 장바구니
[Flowrian] 래치와 플립플롭들의 Verilog 설계 및 시뮬레이션 검증

에서 래치와 플립플롭을 Verilog 언어로 모델링된 코드도 제공되고 있다.모든 모듈들은 Verilog 언어로 모델링 되었으며 시뮬레이션에 의해서 검증된 파형을 제공하고 있다.디지털 논리회로를 배우거나 Verilog 설계를 배우려는 분에게 도움이 되는 문서이다. ... 순서논리회로를 설계하는데 가장 기초가 되는 여러가지 종류의 래치와 플립플롭을 소개한다.가장 간단한 SR 래치의 논리회로도에서 출발하여 D 래치, D 플립플롭, T 플립플롭 ... , JK 플립플롭이어떻게 진화되어 가는지를 상호 관계를 소개하면서 순차적으로 설명하고 있다.최근에는 합성 CAD 툴을 사용하면 논리회로도는 자동으로 생성되므로 레지스터 전송 수준

리포트 | 37페이지 | 2,500원 | 등록일 2011.09.02

다운로드 장바구니
[Flowrian] 4x4 매트릭스 키패드 인터페이스 회로의 Verilog 설계 및 시뮬레이션 검증

회로를 설계하여 검증하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 키패드 인터페이스 회로의 Verilog 설계 및 검증2 ... 키패드 인터페이스 회로를 설계하고 보다 실제적인 상황에서의 테스트를 위하여 키패드의 스위치를 누르는 동작을 Verilog 코드로 모델링하여 이 두 모듈이 서로 연동되도록 테스트 ... . 4x4 매트릭스 키패드 모델의 Verilog 설계 및 검증3. 키패드 인터페이스 테스트 회로의 Verilog 설계 및 검증

리포트 | 21페이지 | 3,000원 | 등록일 2011.12.13

다운로드 장바구니
디지털 시계 제작(디지털공학 실습 과제)

디지털 시계 설계1. 실험 목적(1) TTL IC를 사용한 디지틀 시계를 설계한다.(2) 설계된 시스템을 제작한다.(3) 제작된 시스템을 측정하고 설계한 회로와 비교 검증한다.2 ... . 동작 설명디지털시계의 조직도를 살펴보면 발진회로, 분주회로, 카운터 회로, 디코더 및 표시회로. 여기에 알람회로와 오전/오후 회로로 구성할 수 있다.발진회로는 디지털 시계 ... 로 구할 수 있다. 우리는 캐패시터값을 우선적으로 정하고 저항값을 선택하여 디지털시계의 1초에 해당하는 주파수를 구한다.2) 카운터 회로디지털 시계에서 쓰게 될 카운터로는 enable

리포트 | 12페이지 | 2,500원 | 등록일 2013.01.18

다운로드 장바구니
워드프로세서 정리 3과목

컴퓨터의 개념 제시튜링 기계튜링컴퓨터의 논리적 모델MARK-I에이컨최초의 기계식 자동 계산기ABC아타나소프최초로 진공관을 사용한 계산기ENIAC에커트&머큘리최초의 전자계산기 ... 도입제3세대집적회로(IC)시분할 처리, MIS도입, OCR, OMR, MICR제4세대LSI개인용 컴퓨터, 네트워크, 분산 처리제5세대VLSI인터넷, 인공 지능, 패턴 인식, 퍼지 ... 의 데이터를 읽을 수 있지만 반대의 경우는 불가능함Blu-Ray고선명(HD) 비디오의 디지털 데이터를 저장할 수 이도록 만든 광 기록 방식의 저장매체DVD에 비해 약 10배에 이르

시험자료 | 22페이지 | 1,500원 | 등록일 2017.07.17 | 수정일 2024.12.17

다운로드 장바구니
vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현

1. PurposeXilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다.2. Problem ... Statement① Describe what is the problem.주어진 entity로 디지털 시계를 설계하며, pin할당 역시 주어진 pin table을 참고하여 할당 ... digital_clock isPort ( rst_n : in std_logic;clk : in std_logic;DIGIT : out std_logic_vector( 6 downto

리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12

다운로드 장바구니
논리회로실험 2주차 결과보고서

.008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... inputoutputBAF000011101111실험간 오차 원인이번 실험에서 사용된 ‘디지털 멀티미터’는 높은 정확도로 전압, 전류, 전기저항 등을 측정하는 전자 계측기임에도 불구 ... 시켜 내부 회로도가 포함되도록 만든 IC는 각 규격에 따라 출력전류가 결정되는데, IC에 동시에 여러 개의 입력을 줄 경우에 전류량이 모자라게 된다는 것을 알았다. 이로 인해 출력

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
디지털로직실험 16장 J-K 플립플롭

디지털 시스템에서는 입력의 시간적 상태가 출력상태에 영향을 주는 순서논리 회로가 필요 할 경우가 생기는 데 이의 기본이 되는 것이 플립플롭이다. 플립이나 플롭은 순간적인 사물 ... 다.● 실험 순서J-K 에지-트리거 플립플롭1. 그림 16-2(a)의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다.과는 비활성 레벨 ... 은 기본적으로 S-R 플립플롭의 무효 출력상태를 토글(toggle)이라는 새 모드로 대체함으로써 부가적인 논리를 갖는 클럭 입력 S-R 플립플롭이다. 토글은 플립플롭이 현재 상태와 반대

리포트 | 12페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
신의손) GS건설 합격 자기소개서

, 시스템 모델링, 선형제어 시스템의 해석과 관련된 기법을 배우고 feedback system에 대한 이해를 할 수 있었습니다. 또한 디지털회로설계, 전자회로 등의 과목을 들으면서 관련 ... 비판적으로 생각하는 힘이 더 필요하다고 생각했습니다. 상대의 의견이 더 논리적이고 타당하다면 적극적으로 수용하기 위해 꾸준히 신문을 구독하고 있습니다.신문을 2년 동안 읽으면서 자료 ... 와 내용 그대로 받아들이기보다는 상호관계를 생각하며 왜 이런 결과일까?, 근거나 자료가 타당한가?, 통계자료의 이면을 보는 등 생각하는 힘이 생겼습니다. 논리적으로 비판하는 사고력

자기소개서 | 10페이지 | 3,000원 | 등록일 2014.07.15 | 수정일 2014.08.18

다운로드 장바구니
마이크로 인터럽트 LED밝기 조절

실 험 과 제1. PWM이란?PWM은 프로세서의 디지털 출력으로 아날로그 회로를 제어하는 강력한 기법이다. PWM은 계측과 통신에서 전력제어와 전력 변환에 이르기까지 광범위 ... 의 아주 작은 동요도 값을 변화 시킨다.◎디지털 제어디지털화 하여 아날로그 회로를 제어하면 시스템의 가격과 전력소모는 급격히 줄어든다. 이미 많은 마이크로 컨트롤러와 DSP들은 구현 ... 음은 논리적인 1을 논리적인 0으로 바꿀 만큼 충분히 강한 경우에만 디지털 신호에 영향을 준다. 아날로그 제어를 위해 PWM을 선택하면 잡음이 어느 정도 증가 하더라도 상관없으며 이

리포트 | 10페이지 | 1,500원 | 등록일 2012.06.26

다운로드 장바구니
[발표자료] 디지털시계 설계

디지털 시계 제작- 목 차 - 1. 설계목표 2. 전체 시스템 개요 3. Counter 4. Flip Flop 5. 블록별 회로설계 6. Timing Diagram 7. 설계 ... 후기1. 설계 목표 수업시간에 배운 Flip Flop, MODn 진카운터를 이용하여 시간 , 분 , 초와 오전 오후 까지 표시되는 디지털 시계를 제작한다 . 동기식 카운터 , 비 ... 카운터 클럭펄스 (clock pulse) 가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로3. 비동기식 카운터 플립플롭들이 서로 다른 클럭을 사용하는 형태

리포트 | 28페이지 | 1,000원 | 등록일 2010.06.06

다운로드 장바구니
[Flowrian] Linear Feedback Shift Register의 Verilog 설계 및 시뮬레이션 검증

하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. Linear Feedback Shift Register의 사양2. D 플립플롭의 Verilog 설계 및 검증3 ... 본 문서에서는 2 가지 방식, 즉 Fibonacci LFSR 회로와 Galois LFSR 회로로 회로를 설계한다.Fibonacci LFSR 회로는 아래 그림과 같이 D 플립플롭 ... 을 직렬로 연결하여 쉬프트 레지스터에서 tap 의 위치에 해당되는 비트들을 XOR 연산하여 MSB 비트에 입력하는 방식의 구조를 갖는다.Galois LFSR 회로는 아래 그림과 같이

리포트 | 19페이지 | 2,000원 | 등록일 2011.12.20

다운로드 장바구니
디지털공학실험 10/e 22장 예비보고서 입니다. 저자 David.M.Buchla

시킨다. 회로는 2-입력 게이트가 7493A 카운터로부터 4개의 상태를 받아 검사하려는 게이트의 유형에 따라 논리 1이나 0을 만들어 내는 방식으로 동작한다. 검사 대장 소자 ... 330Ω 4개, 1㏀ 6개, N.O 푸시버튼 2개4. 실험이론◎ 시프트 레지스터 : 플립플롭으로 구성되고, 디지털 시스템에서 데이터 전송과 저장에 관련된 응용 분야에 매우 중요 ... 연산→ 디지털 파형 발생기(a) 링카운터 : 각 순서의 상태에서 하나의 플립플롭을 사용한다. 이 카운터는 각 상태마다 각각의 출력이 있기 때문에 디코딩 게이트가 필요 없다는 장점

리포트 | 5페이지 | 1,000원 | 등록일 2013.02.21

다운로드 장바구니
실험9 결과보고서

된 것이다. 이러한 회로의 해석을 통해서 우리는 디지털 신호를 아날로그 신호로 변화시키는 과정을 알아보는 실험이었다.4) 저항Rf를 2.7KΩ으로 바꾸고 출력 파형을 그려라.저항을 2 ... 실험 9. D/A & A/D Converter(DAC & ADC)(결과보고서)Ⅳ. 실험방법(1) D/A converter1) 그림 4의 회로를 구성한다.《회로구성》2 ... 진폭을 가지는 계단 파형이 출력됨을 확인 할 수 있다. 회로를 분석해보면 7490을 통해서 출력되는 EXCEES-3코드의 10개의 값들이 그 뒤에 달려진 저항들에 의해서 각각 서로

리포트 | 6페이지 | 1,000원 | 등록일 2013.01.01

다운로드 장바구니
디지털로직실험 3장 수체계

수가 무효 값 일때 7-세그먼트가 이상하게 나오는 이유?=> 인터넷을 조사해본 결과 7447디코더는 BCD수를 7-세그먼트에 표현할 때 사용자가 쉽게 표현하기 위해 만든 논리회로 ... 를 칩 형태로 만들어 놓은 것이라고 한다.위의 논리 회로표를 통해서 1010이나 1111등 무효 값을 대입해서 따라가면 7-세그먼트 디스플레이가 왜 이상하게 나오는지 알수 있었다.2 ... 실험 3수체계● 실험 목표□ 2진수 또는 BCD(binary coded decimal) 수를 10진수로 변환.□ BCD 수를 디코딩하고 7-세그먼트로 표시해 주는 디지털 시스템

리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22

다운로드 장바구니
[월오전1조]1주차 저항, 전류, 전압 측정 예비레포트

) DVM (Digital Voltage Meter)INT : 전원공급시. 예) On : 전원공급시 Off : 측정시EXT : 외부기기 측정시(9) C.C - 회로상의 short ... 기초전자공학실험1실험날짜:조 :조원:1.Title저항, 전류, 전압 측정2.Name3.Abstract1. 전기전자회로 실험의 가장 기본적인 기기인 전원 장치와 멀티미터에 대해서 ... 중앙에 위치시킨다)만일 0 위치에 있으면 본인 회로가 short가 아닌데도 short로 나타날 수 있음.(3) Voltage - 전압 조정단자(원하는 출력 전압조정)(4) 전류계

리포트 | 15페이지 | 2,500원 | 등록일 2013.10.28

다운로드 장바구니
디지털공학설계1조 - 중간발표보고서1

요소설계 계획서 디지털 공학 설계차 례 지난 발표 요약 과제 개요 재 결정된 회로도 회로도 분석 OR 캐드로 그린 회로도 결론 및 고찰지난 발표 회로도‘ 엠프 회로도 ’ 를 이용 ... 해서 회로도를 분석하고자 하였지만 전자회로적 요소가 많다는 의견을 듣고 , 조원들과 다시 토의 전자회로적 논리요소보단 수업시간에 배워왔던 게이트가 많은 회로도로 대체하자는 의견 ... 을 수렴하여 회로도 변경 지난 발표 요약논리 게이트의 입력 값과 출력 값의 변화 를 이해할 수 있다 . 회로도의 구동 원리 를 이해할 수 있 수 있다 . OR 캐드를 이용해 회로도

리포트 | 15페이지 | 1,000원 | 등록일 2012.03.29

다운로드 장바구니
쉬프트 레지스터 예비보고서

로도 사용할 수 있다.레지스터는 디지털 시스템에서 매우 중요한 논리블럭이다. 쉬프트 레지스터는 플립플롭을 직렬로 접속하여 만들 수 있고 각 플립플롭의 출력은 다음 단 플립플롭에 접속 ... 이나 래치는 가장 기본적인 기억소자이며 계산기내에서 수치나 명령 등의 정보를 일시 기억해 회로로 사용되며 멀티비트를 저장할 수 있는 플립플롭을 레지스터(register)라 한다 ... bar{Q_Bn}+ bar{Q_Bn} CDOT {Q_An}따라서,{J_A}={Q_Bn},{K_A}={Q_Bn}이 되고 마찬가지로 와 같은 회로를 얻을 수 있다. 4비트 우 쉬프트

리포트 | 10페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니

이전10개 114 115 116 117 118119120 121 122 123 다음10개

파워링크

신청하기