"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,421-2,440 / 4,264건

디지털논리 VerilogHDL Project 결과보고서

1. clk카운트module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enabl..

리포트 | 10페이지 | 3,000원 | 등록일 2010.06.29

다운로드 장바구니
청기들어, 백기들어, 디지틀공학(자유과제)

Free Project청기 들어!백기 들어!1) 실험 과제의 의의- 지금껏 해온 디지털 실험을 통해 직접 자신이 설계하는 디지털 시스템을 설계한다.- 교재의 내용과는 별도의 과제 ... 2개전체 블록도랜덤 점등작동 스위치4) 각 블록의 회로도와 동작기능의 설명1. 주파수발진과 SW1과 3진 카운터 및 DISPLAYNE555에서 각각의 다른 저항과 캐패시터를 사용 ... 을 해석하는 디코더)에 보내지며, 이 7442를 통해 신호를 디코딩하여 1,2,3으로 출력하게 한다.SW1을 ON시키면 Input A 에 입력되는 논리가‘H'(SW ON에 의해

리포트 | 9페이지 | 2,000원 | 등록일 2013.01.18

다운로드 장바구니
RCA

1.실습목표Full Adder 모듈을 사용하여서 4비트 Ripple Carry Adder를 설계 할 수 있다. 연산 회로 는 디지털 시스템에서 많이 사용되는데 연산회로중의 하나인 ... 을 의미하는 Cout을 출력한다.회로도inputoutputabcarry coutsum s0*************10진리표카르노맵a b01000101Carry outcarry out ... 수로 연산/출력.Full Adder는 Half Adder를 두 개 붙여놓은 것과 같다Half Adder 두 개를 붙여서 Full Adder를 구현한 회로도Half Adder 두 개

리포트 | 16페이지 | 2,000원 | 등록일 2011.02.28

다운로드 장바구니
아주대 논회실 실험8 예비보고서

로 되돌아가는 것이다. 카운터라고 이름이 붙은 이유는, 클럭펄스를 세어서 수치를 처리하기 위한 논리 회로 (디지털 회로)이기 때문이다. 카운터가 카운트한 이진수나 이진화 십진수 ... 카운터에 비해 회로가 간단해 진다는 장점이 있으나 전달지연이 커진다는 단점이 있다.4) 비동기식 증가형 카운터: T 플립플롭을 사용해 비동기식 4비트 증가형 카운터를 만들 수 있 ... 형 카운터도 증가형 카운터와 마찬가지로, T플립플롭으로 만들기 된다.앞에서 봤듯이 증가형 카운터회로에는 값이 0000인 값에서부터 1111 값까지 LSB부터 1씩 증가하는 형태지만

리포트 | 5페이지 | 1,000원 | 등록일 2014.03.10 | 수정일 2014.03.21

다운로드 장바구니
[Flowrian] 디지털 열쇄 잠금 회로의 Verilog 설계 및 시뮬레이션 검증

검증- 최상위 디지털 열쇄 잠금 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 36페이지 | 2,000원 | 등록일 2011.10.04

다운로드 장바구니
디지털공학 시프트 카운터

◎ 실험의 목표0. 링 카운터의 동작 원리와 특성을 익힌다.1. 존슨 카운터의 동작 원리와 특성을 익힌다.◎ 사용기기1. 디지털 실험장치2. 함수 발생기3. Power s ... 으로써 클록 펄스() 인가 수 에 따라,,에 논리 1이 시프트(shift)된다.일반적으로 N 개의 플립 플롭으로 구성된 링 카운터는 N가지의 출력상태가 나오며 84212진카운터가가지 임 ... 라고도 한다. 존슨카운터가 링 카운터와 다른 점은 첫 번째 단의 입력 동작표와 같이 8가지의 출력 상태가 됨을 알 수 있다.◎ 실험 회로도링 카운터 실험 회로존슨 카운터 실험 회로

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
컴퓨터 구조 CPU 설계 프로젝트 입니다.

학습한다.? 메모리참조 : lw, sw? 산술/논리 연산: add, sub, and, or, slt, addi, andi, ori, slti, bne? 분기 및 점프: beq, j ... 와 크게 다르지 않다.왜냐하면 컴퓨터의 내부에서 이동하는 데이터는 어차피 ‘0’과 ‘1’로만 구성된 디지털 신호의 조합이기 때문이다. 예를 들어, 사용자가 숫자 ‘3’을 컴퓨터 ... 에 입력하면 CPU는 이를 ‘00011’이라는 0과 1의 조합으로 인식한다. 만약 단순한 숫자 데이터가 아닌 영상이나 음악 등의 복잡한 데이터를 CPU가 인식, 처리할 수 있는 디지털

리포트 | 24페이지 | 1,500원 | 등록일 2014.12.11 | 수정일 2014.12.12

다운로드 장바구니
post10

의 출력 신호는 반송파 신호를 입력 디지털 신호에 따라 두 레벨로 옮겨 준다.Figure 2. (신호 복조 과정-비동기식 검출)비동기 검출기 회로를 이용하여 ASK 신호를 복조 ... 의 진폭을 바꾸어 주는 방식이다. NRZ 논리레벨 0레벨은 ASK 출력 신호에서 진폭이 없는 반송파인 직선으로 표현 된다. 이 신호는 버퍼를 지나면서 위상변화는 없고, 채널 2의 신호 ... 을 제대로 된 논리 레벨로 복구히가 위한 전압 비교기로 구성된다. FWR의 출력으로 ASK 입력 신호에 비해 두 배의 반송파 주파수로 움직이는 양의 dc 첨두값이다. FWR은 ASK신호

리포트 | 4페이지 | 1,000원 | 등록일 2012.01.26

다운로드 장바구니
한전 자기소개서 (고졸 사원) 합격한 내용입니다!

설계 및 측정능력과 CAD와 PCB 납땜을 배우게 되었습니다. 특히 유 접점 논리회로의 구성 및 배선, PCB 납땜 그리고 오실로스코프 및 기타 측정장비 부분에서 과연 내가 해낼 ... 하였듯이, 유 접점 논리회로의 구성 및 배선, PCB 납땜, 오실로스코프 및 기타 측정장비 분야에서는 전문가 못지않은 기술과 지식을 갖고 있다고 생각합니다. 또한, 2010년에는 전국기능 ... 은 무엇입니까?B) 그 상황에서 취했던 행동과 노력에는 어떤 것이 있습니까?C) 그 결과는 어떠했습니까?특성화고에 진학하면서 평소 관심이 있던 전기기기 기능 부에 지원하였고, 회로

자기소개서 | 2페이지 | 3,000원 | 등록일 2013.06.01

다운로드 장바구니
SK 텔레콤 (합격) 자소서

: 의용전자실험(2), 의료정보 데이타구조실험(2),전자의료시스템 및 실습(3),한의및생체계측 실험(2), 기초회로실험(2),논리회로(3),신호와시스템(3),전자기학1(3),회로이론 ... 에서부터 음원 파일을 불러오는 통신 프로토콜, Digital Analog converter(D/A 컨버터)를 통한 소리 출력 방법 등 매일같은 어려움이 있었지만 이를 극복하기 위하 ... 적설계(3) 등대학원 : 신경보완기술(3),의료영상처리1(3),인공지능특론(3),기계학습(3),디지털신호처리특론1(3),시스템생리학(3),미래의공학기술(3),패턴인식(3), 생체광학 및 센서기술(3)

자기소개서 | 5페이지 | 3,000원 | 등록일 2015.03.20 | 수정일 2015.05.27

다운로드 장바구니
인코더(Encoder) 레포트 실험&결과

디지털 회로 실험 일지조 조장 : 날짜 :조 원학 번이 름실험 주관자학 번 : 이 름 :실 험 내 용1. 인코더의 원리를 이해하고, 실험을 통하여 동작을 검증함.실 험 결 과1 ... 논리회로이다. 인코더는2 ^{n}개의 입력과 n개의 출력을 갖고 있으며, 출력은 입력값에 대응하는 2진 코드를 생성한다.실험 ) 그림과 같이 8×3 인코더 회로를 결선하고, 입력

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
디지털공학 동기식카운터

을 이해한다.◎ 사용기기1. 디지털 실험장치2. 함수 발생기3. Power supply4. IC ( 7476 2개, 7408 1개 , 7411 1개 )◎ 관련 이론비동기식 카운터 ... 는 최대 클록 주파수를 제한하게 되며 한 상태와 다음 상태 사이에 잠정적으로 중간상태가 존재할 수 있어 논리상의 오차를 발생하게 한다는 점에서 비동기식 카운터가 동기식에 비하여 불리 ... 하다. 이러한 점에서 동기식 카운터의 이점이 있는가 하면 구조상으로 회로가 복잡하다는 점에도 비동기식 보다 불리하다.◎ 실험 회로도동기식 Count-Up카운터 회로 설계동기식

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.07

다운로드 장바구니
디지털 시스템 실험

느낀점각 코드들의 특성을 파악할 수 있었고 1학기때 배운 카르노 맵등 회로를 구성하는데 필요한 내용을 다시한번 되새길 수 있었다.참고문헌디지털 시스템 실험 : 원리 응용 설계 (한빛미디어)http://www.beruberu.net/46- 블로그 ... 과목명디지털 시스템 실험제출일시2011.09.19분 반1담당교수전 공전자정보공학이 름제 목코드 변환기학습목표·BCD-3초과 코드 변환기에 대해 알아본다.·BCD-2421 코드 ... 의 BCD로 표현하고 이 값에 3이 더해 출력으로 나오는 회로이다.10진수BCD3초과A3A2A1A0E3E2E1E00

리포트 | 4페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
아주대 논회실 논리회로실험 실험5 예비보고서

코딩(Decoding)디코더는 디지털 시스템에서 사용하는 2진수를 우리가 쉽게 인지할 수 있는 숫자나 문자로변환해 주는 소자이다. 2진수를 10진수로 바꿔주는 회로는 BCD to ... 나 10진수의 입력을 BCD, 2진수와 같은 코드로 변환 해주는 논리소자이다. 일반적으로 2n 개의 입력과 n개의 2진 출력을 가지고 있으며 출력은 입력 값에 대응하는 2진 코드를 생성

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[디지털시스템실험(Verilog)] TTL 기본 실습 결과보고서

① Oscilloscope 사용 방법을 익힌다.② IC type의 논리회로 소자인 TTL을 이용하는 방법을 익힌다.③ half adder와 full adder의 원리를 이해하고, 1-bit ... 개, 7432 칩 1개, 7486 칩 1개로아래의 논리회로도와 같은 1-bit full adder를 구현하였다.그러나 실제 실험 결과를 측정하는 과정에서 회로는 Input A(아래 ... 의 논리회로도에서는 Input X)와 Input B(아래에서는 Y), InputCin을 받아들이지 못하였고, 따라서 진리표에 따른 각 Input값에대한 Output을 측정할 수 없

리포트 | 3페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
[Flowrian] 데이터 정렬 회로의 Verilog 설계 및 시뮬레이션 검증

시뮬레이션 검증- 데이터 정렬 회로 : 구조수준 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 4개의 8비트 정수를 정렬하는 본 문서의 회로는 5개의 모듈로 구성된다.- 8 비트 멀티플렉서 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 1 비트 비교기 ... : Primitive Logic Gate로 구조수준 설계 및 시뮬레이션 검증- 8 비트 비교기 : 구조수준 설계 및 시뮬레이션 검증- 최소/최대값 탐지 회로 : 구조수준 설계 및

리포트 | 23페이지 | 2,000원 | 등록일 2011.09.12

다운로드 장바구니
[Flowrian] 십진수 네자리 뺄셈기 회로의 Verilog 설계 및 시뮬레이션 검증

기Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 십진수 뺄셈기 회로의 사양2. 전가산기의 Verilog 설계 및 검증3. 십진수 한 ... 본 문서에서는 이진수 덧셈기인 Ripple Carry Adder 회로를 변형하여 4자리 십진수 2개를 합산하는 덧셈기 회로를 설계한 후에 본 설계는 총 5개의 모듈로 구성된다.

리포트 | 29페이지 | 2,000원 | 등록일 2011.12.08

다운로드 장바구니
보고서2

LED만 on이를 통해 회로 정상 여부 판단3. 논리 프로브를 가변저항에 연결*저항값을 변화시키면서 hige와 low의 임계값을 찾아 기록*논리 임계값 : hige: low:*실험 ... 에는 하이와 로우 LED 모두 off 상태를 확인하였다.디지털 논리와 비교를 해보았을 때 약간의 차이가 있었다.< 디지털 논리 >실험 4남은 게이트 3,4번 NOT gate ... 하여 실험을 반복 하였다.디지털 멀티미터와 오실로스코프와 값의 차이는 약간 있었다.실험순서입력 논리 레벨(3번 핀)출력 논리 레벨(4번 핀)논리 레벨(5번 핀)논리 레벨(6번 핀)6Vin

리포트 | 9페이지 | 1,500원 | 등록일 2011.02.17

다운로드 장바구니
부산대학교 컴퓨터프로그래밍 중간고사 요점정리

바퀴 이용. 8자리 덧셈- Mark Ⅰ : 1944년 맨체스터 대학. 최초로 프로그램 저장. 전기 디지털 컴퓨터- 제 1세대(1945~1956)→ 에니악(1946): 18,000개 ... )→ 직접회로(잭). 컴퓨터의 크기 작아짐. 운영체제 널리 사용되어 한 컴퓨터에서 여러 개의 프로그램을 동시에 돌림- 제 4세대(1971~1980)→ 대규모 직접회로(LSI). 4004칩 ... (198심장 : 전체 시스템 동작의 제어, 산술 및 논리 동작의 수행, 데이터 저장과 판독?L1 캐쉬 : CPU 코어 내, L2 캐쉬 : CPU 코어 밖 다이안?Hard Disk

리포트 | 4페이지 | 1,000원 | 등록일 2014.07.11

다운로드 장바구니
기초전자회로실험 - 디지털 시계

1.조 구성원2.Project명디지털 시계3.Project goal디지털시계의 논리회로를 이용해 회로도에 대한 기본적인 지식습득과 직접 회로를 구성함으로서 차후에 보다 복잡 ... .Project plan1주차 주제선정 및 제안서 작성2주차 회로구성에 따른 기기구입및 각 기기에 대한 특징 파악.3주차 회로논리구성 파악 및 직접 회로도 구성LSI를 사용한 디지털 스톱워치1 ... 한 회로구성에 도움이 되고자 한다.4.Main Subject & Basic Theory디지털 시계의 구성디지털 시계의 전체 블록도를 보면 시간 표시를 위한 7세그먼트 표시기를 비롯

리포트 | 10페이지 | 3,000원 | 등록일 2011.04.25

다운로드 장바구니

이전10개 117 118 119 120 121122123 124 125 126 다음10개

파워링크

신청하기