"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,381-2,400 / 4,247건

[디지털시스템실험(Verilog)] TTL 기본 실습 예비보고서

① Oscilloscope 사용 방법을 익힌다.② IC type의 논리회로 소자인 TTL을 이용하는 방법을 익힌다.③ half adder와 full adder의 원리를 이해하고, 4-bit ... 형), 저전력 쇼트키형(LS형)의 총 다섯 종류로 분류되며 쇼트키형은 advanced 쇼트키형(AS형), 저전력 advanced 쇼트키형(ALS형)으로 다시 분류된다.논리회로 실험 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목TTL 기본 실습실험목표

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
산술논리연산 (결과)

시스템 제어공학과&아날로그 및 디지털 회로실험, 금요일 1,2,3,4교시차 례1.목 적2.서 론3.이 론4.실 험 기 기 및 부 품5.실 험 결 과 표6.오 차 요 인7.결 론8 ... 하고, 그 결과를 나타내기 위해서는 합을 나타내는 변수 S와 캐리를 나타내는 C가 필요하다.x yS C0 00 00 11 01 01 01 10 1반가산기의 진리표반가산기의 논리회로 ... 반가산기의 심볼진리표로부터 합 S는 x와 y의 XOR이고, 캐리 C는 두 수의 AND 임을 알 수 있다.따라서 이를 수행하는 논리회로는 그림 6-1(c)와 같이 구성되고, 이를 반

리포트 | 6페이지 | 1,000원 | 등록일 2012.07.03

다운로드 장바구니
실험1 프로젝트 전화번호입력 (2013년도 1학기)

Project[;실험(1)]디지털 논리회로전화번호 입력 시스템 구현(학번 입력 시스템)목 차......1.개 요……………………………………………32.소자특성 및 회로설계 ... . 즉, 전원이 인가되지 않은 상태.먼저 각 상황별 영역별로 재해석을 한 뒤 내용에 대한 구체적인 이해를 시작하였다. 회로구성에 대한 이해를 돕기 위해 직접적인 발상으로 소자 ... 하다.2. 소자특성 및 회로설계처음구성은 JK Flip-Flop을 이용해 카운터를 제작하려고 했다. 하지만 그렇게 되면 기판에올라갈 IC의 숫자와 배선, 효율 등이 한참 떨어지

리포트 | 20페이지 | 2,000원 | 등록일 2014.07.08

다운로드 장바구니
plc 이론

PLC : Programmable Logic Controller※ 릴레이 제어반의 문제점 - 실 배선이 필요하여 회로구성이 복잡함 - 릴레이 접점의 접촉 신뢰성이 취약함 - 제어 ... .PLC 업체/종류PLC의 특징① 릴레이, 카운터, 타이머, 래치 릴레이 등의 기능을 프로그램으로 처리가능 ② 데이터 처리가 용이함(논리, 산술, 비교연산 등) ③ 자가 진단 기능 ... : 가축의 폐수관리 시스템, 폐기물 소각로, 정화조 시스템 물류 산업 : 적당한 생산량과 공급량을 조절하기 위한 자동창고 시스템 11 (디지털 입출력이 많이 사용되며 대차 이동

리포트 | 28페이지 | 2,000원 | 등록일 2014.08.21 | 수정일 2014.09.19

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer 예비보고서

elector)라고도 한다.② Multiplexer의 작동 방식과 구조가장 기본적인 2 to 1 MUX의 논리회로도는 다음과 같다.input은 I0와 I1 2가지이며, output ... 을 나타내게 된다.③ 각종 MUX의 구조2 to 1 MUX에 대해서는 위에서 살펴보았다.4 to 1 MUX의 논리회로도는 다음과 같다.2 to 1 MUX와는 다르게 selection ... ’에서 n은 input의 개수를 나타낸다. 1은 output을 뜻하므로, 회로의 논리 출력값은 항상 1가지이다. 또한 이 때의 selection input 개수를 X라 하면, 2X

리포트 | 2페이지 | 1,000원 | 등록일 2011.10.05

다운로드 장바구니
아주대 전자회로실험 설계예비2 CMOS OP AMP 설계

(Complementary metaloxidesemiconductor)는 P-MOS와 N-MOS의 단점을 보완하기 위해 만들어졌으며 마이크로프로세서나 SRAM 등의 디지털 회로를 구성 ... 으로 제조된 CMOS는 TTL에 비해 소비 전력이 적고 직접도가 높은 논리회로를 구현할 수 있다.MOSFET은 Gate와 Source간의 전압차로 인해 발생하는 Drain-Source ... 있다. 이것을 다시 Q에 대해 재정의 하면 V_Q = V_dd - V_DS = V_dd - V_GS +V_t가 된다.2. Current Mirror집적 회로의 Bias는 일정

리포트 | 4페이지 | 1,500원 | 등록일 2014.10.05 | 수정일 2017.08.03

다운로드 장바구니
전전컴설계실험1-5주차예비

고리. Simulation Settings- General Settings : Time Domain(Transient)과 관련하여 시간에 대한 회로의 전압, 전류,디지털 회로의 논리 ... 와 Oscilloscope의 사용방법을 숙지하고 컴퓨터(P-Spice)를 이용해 전기회로의 시뮬레이션을 해 볼 것이다. 실험1에서 function generator를 사용하기 전에 초기 ... )Essential Backgrounds for this Lab-교과과정내의 전기적 회로에 관한 많은 실험을 하기 앞서 기본 실험 장비의 사용방법을 숙지하고 컴퓨터를 이용한 회로

리포트 | 16페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
[Flowrian] Fibonacci 행렬 생성 회로의 Verilog 설계 및 시뮬레이션 검증

로 다양한 종류의모듈을 설계할 수 있도록 가변적인 Verilog 코딩을 하였다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1 ... Fibonacci 행렬값을 생성하는 회로를 설계하는데 하위 모듈로 사용되는 Ripple-Carry 덧셈기와 Register 는 파라메터를 도입하여 하나의 Verilog 코드 ... . Fibonacci 행렬 생성 회로의 사양2. 가변 가능한 Ripple-Carry 덧셈기의 Verilog 설계 및 검증3. 가변 가능한 Register 의 Verilog 설계 및 검증4. Fibonacci 행렬 생성 회로의 Verilog 설계 및 검증

리포트 | 15페이지 | 1,500원 | 등록일 2011.12.08

다운로드 장바구니
JK와T플립플롭실험(예비)

'를 확인하여 표 7-4에, 동작특성은 그림 12-7의 타이밍도에 나타낸다.입력 신호출력 신호CLKTQQ'1011① 논리회로 실험장치 또는 전원공급기의 공급전압을 DC +5[V ... 한다.② 논리회로 실험장치 또는 브레드보드에 IC를 부착하고, 단선을 사용하여 14번 핀에 +5[V]전원을 연결하고, 7번핀은 접지(0[V])를 한다. (단JK-FF 7476소자 ... ? 실험 제목 : JK와 T 플립플롭 실험? 실험 일자 : 2011년 10월 4일 화요일? 실험 목적- JK 플립플롭(flip-flop)의 구성원리와 동작논리를 이해한다.- T

리포트 | 6페이지 | 2,000원 | 등록일 2012.10.11

다운로드 장바구니
전전컴설계실험1-2주차예비

수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.기능함수발생기 ... .Introduction.(1)Purpose of this Lab교과과정내의 많은 실험을 하기 앞서 기본 실험 장비의 사용방법을 숙지하고 컴퓨터를 이용한 회로의 시뮬레이션을 하 ... , 구형파)를 만들어 제공해주는 장비로 보통 규칙적인 파형의 주파수 계측기능도 갖고 있다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파

리포트 | 36페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
7487,7483 을 이용한 4자리 2진 감가산 회로 설계 (진보01기)

의 논리회로 설계2) 74H87과 74LS83 IC를 사용하여 4bit 가감산기 설계3) 가ㆍ감산기 Simulation 파형 동작확인4. 동작원리1) 진-보-0-1 기 하나의 논리회로 ... 가 가산과 감산의 기능을 모두 갖게 하기 위하여 제어신호에 따라 가수 이 또는 의 1의 보수 로 되는 회로를 진-보-0-1 기라고 한다. 디지털 계산에 있어서 가산은 보수 없이 ... 1. 명 제- Quartus tool을 이용하여 74H87와 74LS83 IC를 사용하여 4자리 2진수를 가산과 함께 감산 할 수 있는 회로를 설계한다.2. 목 적1) 진-보-0

리포트 | 5페이지 | 2,500원 | 등록일 2011.12.03 | 수정일 2021.04.11

다운로드 장바구니
Digital System Design VHDL(디지털 시스템 디자인 VHDL)

여러를 포함하여 3 개의 입력 비트들의 합을 구하는 조 합논리회로 . 3 개의 입력과 2 개의 출력으로 구성됨 . 3 개 입력은 피연산수 x 와 연산수 y, 그리고 하위 비트 ... 에서 발생한 올림수 Ci 가 되고 , 출력변수는 출력의 합 S(sum) 과 올림수 C(carry) 를 발생하는 회로 . 디지털 시스템전가산기 (Full Adder) 설계 ... 을 이용피 드백이 된다 . 피드백 논리 값은 +1 이 증가되어 Reg8 의 입력 값으로 입력되어 클럭의 상승 에지를 기다리는 대기상태가 된다 . 디지털 시스템Up-Down Counter

리포트 | 53페이지 | 3,500원 | 등록일 2011.11.08

다운로드 장바구니
위대한 해체 요약본

접근성, 이를 주도하는 것은 일회용처럼 저렴한 기술 비용.-BRICs: 브라질 , 러시아, 인도, 중국-경제는 제품이나 서비스가 아닌 도구를 주는 쪽으로 변화-합리적이고 논리적인 ... 이 아니라면 일체 하지마라-킬러 앱 : 언어를 숙달하는 능력은 사냥, 농사 기타 모든 형태의 문명 발달에 있어서의 킬러 앱과 비슷한 역할-디지털 대화 = 집단 지각력무슨 일이 ... 일어났으며, 어떤 일을 어떻게 하면 좋은지를 정리해서 올리는 글이 아니다. 이것은 현재 일어나고 있는 일에 대한 실시간 대화다.-의미검색은 이미 디지털 집단에 존재> “나는 미묘

시험자료 | 15페이지 | 1,500원 | 등록일 2015.12.31

다운로드 장바구니
비동기카운터

디지털공학 및 실습평가비동기 카운터 회로 실험2012 . 11 . 16일1. 실험제목 : 비동기 카운터 회로 실험2. 실험목적 :-비동기 카운터 구성방법과 동작원리를 이해 ... 장비 :4. 이론 :-카운터는 플리플롭을 이용하여 구성한 순서논리회로로써 플리플롭들이 출력하는 상태의 수가 최대가 되도록 구성되어 있다. 카운터는 플리플롭들이 트리거 되는 방식 ... 어떤 주파수에서 클럭 할 수 없습니다. 이 문제에 대한 해결책은 모두 리플을 방지 카운터 회로입니다. 이러한 카운터 회로는 입력으로 카운터 출력을 사용 어떤 디지털 회로로 '플래시

리포트 | 10페이지 | 1,000원 | 등록일 2012.12.04

다운로드 장바구니
다이오드를 이용한 반파정류 실험

와 실제 다이오드의 차이점을 알아본다. 그리고 다이오드의 양단 전압차이에 따라서 전류가 흐르는지의 여부를에 대해서 학습하고 이런 다이오드의 특징을 일반 회로나 논리적 회로를 통해서 ... (Diode Logic Gate) 다이오드를 이용한 OR게이트다이오드와 저항을 이용하여 디지탈 논리 함수를 구현할 수 있다. 그림 13-1(a)는 OR 게이트를 나타낸다. "0"은 0V ... V보다 낮은 4.3V정도밖에 되지 않는다. 이 값은 +5V에 가까우므로 논리 1로서 정확하게 표시될 수 있다. 그러나 복잡한 디지탈 시스템에서 처럼, 이런 게이트들 몇 개가 직렬

리포트 | 7페이지 | 1,000원 | 등록일 2012.06.10

다운로드 장바구니
TTL-Logic 실험 예비레포트

과제1. 기본논리게이트(logic Gate)에 대해 설명 하시오.디지털 회로의 기본적인 요소 부문. 대부분 2개의 입력과 하나의 출력으로 되어 있으며, 회로가 처리하는 데이터 ... 파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.적분기와 비교기를 사용하여 삼각파와 구형파를 만들고 삼각파에서 다시 절선시켜 사인파를 만든 ... 기능도 가지고 있다. 제공되는 파형의 주파수는 아주 낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력

리포트 | 8페이지 | 1,000원 | 등록일 2011.09.04

다운로드 장바구니
디지털논리 VerilogHDL Project 결과보고서

1. clk카운트module clock_sec(clk, rst, real_A, enable_10sec); input clk, rst; output [16:0] real_A; output enable_10sec; reg [16:0] real_A; reg enabl..

리포트 | 10페이지 | 3,000원 | 등록일 2010.06.29

다운로드 장바구니
RCA

1.실습목표Full Adder 모듈을 사용하여서 4비트 Ripple Carry Adder를 설계 할 수 있다. 연산 회로 는 디지털 시스템에서 많이 사용되는데 연산회로중의 하나인 ... 을 의미하는 Cout을 출력한다.회로도inputoutputabcarry coutsum s0*************10진리표카르노맵a b01000101Carry outcarry out ... 수로 연산/출력.Full Adder는 Half Adder를 두 개 붙여놓은 것과 같다Half Adder 두 개를 붙여서 Full Adder를 구현한 회로도Half Adder 두 개

리포트 | 16페이지 | 2,000원 | 등록일 2011.02.28

다운로드 장바구니
SK 텔레콤 (합격) 자소서

: 의용전자실험(2), 의료정보 데이타구조실험(2),전자의료시스템 및 실습(3),한의및생체계측 실험(2), 기초회로실험(2),논리회로(3),신호와시스템(3),전자기학1(3),회로이론 ... 에서부터 음원 파일을 불러오는 통신 프로토콜, Digital Analog converter(D/A 컨버터)를 통한 소리 출력 방법 등 매일같은 어려움이 있었지만 이를 극복하기 위하 ... 적설계(3) 등대학원 : 신경보완기술(3),의료영상처리1(3),인공지능특론(3),기계학습(3),디지털신호처리특론1(3),시스템생리학(3),미래의공학기술(3),패턴인식(3), 생체광학 및 센서기술(3)

자기소개서 | 5페이지 | 3,000원 | 등록일 2015.03.20 | 수정일 2015.05.27

다운로드 장바구니
실험기구 사용방법 (오실로스코프, 멀티미터, 펑션제네레이터(함수발생기), 파워서플라이)

어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 분석에도 용이하다.파워 ... 오실로스코프오실로스코프는 전압의 파형을 모니터로 살펴 볼수 있게 해주는 기기이다. 어떤 회로를 작동시켰을 때 신호가 원하는 파형으로 나오는지 살펴볼 때 사용된다. 즉 ... 다. 혹은 가끔 케이블 채널을 돌리다 보면 검은 화면에 어떤 신호 같은 것이 찍히는 걸 볼 수 있는데 그게 오실로스코프 화면이다. 이건 디지탈멀티미터와 함께 많이 사용된다. 전자

리포트 | 2페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니

이전10개 115 116 117 118 119120121 122 123 124 다음10개

파워링크

신청하기