"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,461-2,480 / 4,264건

[Flowrian] 전가산기 (Full Adder)의 Verilog 설계 및 시뮬레이션 검증

한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. 전가산기의 사양2. Dataflow 형식 전가산기의 Verilog 설계 및 검증3 ... 전가산기 (Full Adder)의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리동작을 모델링

리포트 | 12페이지 | 1,000원 | 등록일 2011.10.29

다운로드 장바구니
계산기 설계

G = A + 1A 증가100G = A ^ BAND101G = A ? BOR110G = A ? BXOR111G =NOT=> ALU는 논리연산회로와 산술연산장치를 결합시켜서 만들 수 ... 의 산술연산은 S1=0일 때 선택되고, 논리연산은 S1=1일 때 선택된다. 산술회로에서는 캐리의 출력을 따로 출력한다산술회로의 블럭도논리회로의 블럭도2×1MUXCinS0ABCinS ... Report #11. 개요2. 계산기 설계가. 데이터 처리장치1) 레지스터 파일2) 함수장치가) ALU나. 제어장치3) 명령어4) 제어워드과목명디지털 시스템수업시간학번이름담당교수

리포트 | 6페이지 | 2,000원 | 등록일 2012.05.16

다운로드 장바구니
교통신호 제어기

부도로에 통행 중인 자동차가 없을 때 까지상태 4: 초교통신호 제어기의 구성구성도교통신호제어 시스템은 다음 그림에 나타난 것과 같이 조합 논리회로, 순차논리회로 그리고 타이밍 ... 회로로 구성된다.조합 논리회로부분에서는 신호등을 끄고 켜는 신호 그리고 긴 타이머와 짧은 타이머를 동작시키는 트리거 신호를 출력한다. 이 논리부에는 상태도에 나타난 4가지 상태 ... 를 나타내는 그레이 코드가 입력된다.타이밍 회로 부분은 순차논리 클럭 신호뿐만 아니라 25초와 4초 타이밍 신호를 출력하며, 순차논리는 4가지 상태를 표현하는 2비트 그레이 코드를 발생

리포트 | 5페이지 | 1,000원 | 등록일 2011.09.17

다운로드 장바구니
실험8. 인코더와 디코더 회로 결과

요 및 이 론디코더(Decoder)는 코드화된 입력을 출력으로 변환하는 다중-입력, 다중-출력 논리회로이다. 입력코드의 수는 일반적으로 출력코드보다 적은 수를 가진다. 디코더는 조합 ... 하게 구분되는 4개의 출력으로 바꿔주는 회로를 말한다. 회로의 enable 입력이 존재한다면 반드시 정상적인 논리출력을 얻기 위해서는 enable 신호가 회로에 인가되어야 한다. 그렇 ... . 7개의 출력에 대한 논리함수를 구해보면 다음과 같은 부울함수로 표시된다.BCD-7 세그먼트 디코더는 2진수를 10진수로 변환해 주기 때문에 회로를 설계하는 입장에서는 디코더라 칭할

리포트 | 6페이지 | 1,000원 | 등록일 2013.02.02

다운로드 장바구니
부울대수와 드 모르간의 법칙

디지털 논리회로설계 및 실습실험 7. 부울대수와 드 모르간의 법칙1. 실험 목표□ 부울 대수(Boolean algebra)의 여러 법칙들에 대한 실험적 증명.□ 부울 법칙 10과 ... 시스템에서는 상태가 “0” 또는 “1”로 될 수 있는 회로를 취급하는 데 사용 된다.디지털 회로의 논리식을 취급함에 있어 다음의 약속이 있다.① 연산순서는 부정, 논리곱, 논리합 ... 하여 각 회로의 파형 관찰을 통해 각 게이트들이 정상적으로 작동하는지 확인하여 보았다. 또한 드 모르간 법칙을 이용하여 같은 논리의 다른 회로 구성을 구성하여 입력을 같이하였을 때, 결과가 같은지 진리표를 작성하고 각 게이트들의 동작을 확인한다.

리포트 | 4페이지 | 1,000원 | 등록일 2011.01.05

다운로드 장바구니
논리회로의 간략화 결과보고서

실험 제목논리회로의 간략화실험 목적부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.실험을 통해 부울대수와 카르노도의 정확성을 검증한다3. 실혐 결과주어진 논리식 A’B ... + AB’ 에 대한 회로를 구성하고. 가능한 모든 논리적 입력에 대한 출력결과를 알아보는 실험을 진행하였다. 그 결과는 아래의 진리표를 통하여 나타내었다.실험결과가 입력이 같을 때 ... 또는 논리레벨을 나타내는 것이기 때문이다. 예로서 임의의 디지털 시스템에서 부울값 0은 0에서 0.8V의 전압을, 반면에 부울값 1은 2에서 5V의 전압범위를 나타낸다.또한, 측정

리포트 | 2페이지 | 1,000원 | 등록일 2011.09.16

다운로드 장바구니
[디지털 설계 및 언어]HDL소스(각종 레지스터와 카운터)

1)비트 레지스터-HDL코드module Reg_4_bit_beh (A3, A2, A1, A0, I3, I2, I1, I0, Clock, Clear); output A3, A2, A1, A0; input I3, I2, I1, I0, Clock, Clear; reg ..

리포트 | 20페이지 | 3,000원 | 등록일 2010.12.08

다운로드 장바구니
Sucessive Selection Encoder 설계

목 차Ⅰ. 서 론Ⅱ. Digital 논리 회로의 설계1. 논리 Gate 의 설계2. Logical effort 에 의한 논리 회로의 Delay 계산3. Logical effort ... 적으로 가 1 이상인 경우 는 무시될 수 있으며 1 미만에서는 무시하지 않는 것으로 알려져 있다.지금까지 설명한 Logical effort 는 Digital 논리 회로의 Delay ... . 결 론Ⅰ. 서 론ADC (Analog-to-Digital Converter)는 System 을 하나의 칩에 넣으려는 SOC (System on chip)와 혼합회로의 설계에 있

논문 | 25페이지 | 3,000원 | 등록일 2006.12.23

다운로드 장바구니
[Flowrian] Generic FIFO 회로의 Verilog 설계 및 시뮬레이션 검증

본 문서에서는 아래의 모듈들은 Verilog 언어로 설계하여 시뮬레이션 검증을 하였다.- GenericFIFO : 비트폭과 깊이를 가변시킬 수 있는 FIFOVerilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 11페이지 | 1,500원 | 등록일 2011.10.24

다운로드 장바구니
[Flowrian] BCD to Seven Segment 변환기의 Verilog 설계 및 시뮬레이션 검증

동작을 모델링한다.Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.1. BCD to Seven Segment 변환기의 사양2 ... BCD to Seven Segment 변환기의 동작은 Verilog 언어가 제공하는 3가지 방식, Dataflow, Behavior, Structure 관점에서 전가산기의 논리

리포트 | 18페이지 | 1,000원 | 등록일 2011.10.31

다운로드 장바구니
컴퓨터 시스템 [컴퓨터의 역사,컴퓨터의 구조(구성요소),컴퓨터의 분류

) → UNIVAC-I(최초의 상업용 컴퓨터) → EDVAC(프로그램 내장 방식) → 1964년 IBM-360(범용 컴퓨터) → 1966년 직접회로(IC)를 채용한 컴퓨터구분논리 ... 회로소자사용언어설명1세대진공관(vacuum tube)기계어, 어셈블리어하드웨어 개발 중심부피에 비해 신뢰도가 떨어짐2세대트랜지스터(TR)포트란(FORTRAN),코볼(COBOL ... ), 알골(ALGOL)소프트웨어 개발 중심고급언어개발운영체제(OS) 도입3세대직접 회로(IC)파스칼, LISP,구조화 언어중앙처리장치의 소형화시분할 처리 시스템, 다중 처리 시스템OMR

리포트 | 7페이지 | 1,000원 | 등록일 2013.03.15

다운로드 장바구니
실업계 고등학교의 주요교과목

로 한다 . 교과목 전자회로 , 디지털논리 , 정보기술기초 , 전자전산응용 , 센 서응용실무 , 자동화설비 , 디지털 시스템 제작 등학습방법 정보기술 기초 컴퓨터와 정보 통신 ... 의 도면 및 공간이해 능력 향상으로 도면이해 , 제도 규칙과 통칙 , 도면그리기 , 스케치도 , 실제 도면그리기 , 컴퓨터를 이용한 제도 , 도면의 검사와 관리 분야를 학습한다 전기회로 ... 공업에 대한 일반적인 지식과 기술을 습득하고 , 공업 기술인으로서 갖추어야 할 태도와 가치관을 가질 수 있도록 학습한다4. 정보고등학교 학과 종 류 디지털전자과 , 디지털통신

리포트 | 22페이지 | 3,000원 | 등록일 2013.04.25

다운로드 장바구니
[Flowrian] 커피 자판기 회로의 Verilog 설계 및 시뮬레이션 검증

설계 및 시뮬레이션 검증- 최상위 자판기 회로 : 구조수준 Verilog 설계 및 시뮬레이션 검증Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다. ... 커피 자판기 회로는 10개의 모듈로 구성된다.- 12 비트 레지스터 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 8 입력 12 비트 멀티플렉서 : RT 수준 ... 시뮬레이션 검증- 12 비트 덧셈 뺄셈기 : 구조수준 Verilog 설계 및 시뮬레이션 검증- 타이머 : RT 수준 Verilog 설계 및 시뮬레이션 검증- 커피 제조 회로 : 구조수준

리포트 | 56페이지 | 2,000원 | 등록일 2011.09.24

다운로드 장바구니
UMTS(3세대이동통신기술)의 탄생, UMTS(3세대이동통신기술)와 블루투스, UMTS(3세대이동통신기술)와 유럽 IMT-2000, UMTS(3세대이동통신기술)와 통신상업화 분석

의 블록으로 정의하는 경우 중요한 것이 블록간의 논리 인터페이스이다. 그 가운데서도 MT와 TA를 접속하는 논리 인터페이스는 휴대전화기의 회로 구성에 맞아야 하며, 예를 들어 USB ... Ⅰ. 개요Ⅱ. UMTS(3세대이동통신기술)의 탄생Ⅲ. UMTS(3세대이동통신기술)와 블루투스1. 주요 검토 내용2. 타 WG와의 협력3. 논리기능 블록의 탑재4. 테스트 사양 작성 ... 시작하였다.이동통신기술의 제2세대는 디지털 방식이다. 대표적인 표준시스템으로서는 유럽의 GSM, 미국의 TIA 그리고 일본의 PDC 등이 있다. 1980년 대 말에 개발

리포트 | 7페이지 | 5,000원 | 등록일 2013.04.13

다운로드 장바구니
자동화응요실험 예비레포트

PLC의 정의PLC(Programmable Logic Controller)는 "Process 혹은 Equipment의 제어를 위한 논리연산,Sequence제어, 지연, 계산 및 ... 산술연산등의 제어동작을 시키기 위한제어순서를 일련의 명령어 형식으로 기억하는 메오리를 갖고, 이 메모리의 내용에 따라 디지털, 아날로그의 입출력 모듈을 통해 여러가지 기계와 세서 ... 를 제어하는 디지털 조작용 전자장치"를 말한다.여기서 Sequence제어란, 다음 단계에서 해야 할 제어동작이 미리 정해져 있어서 앞 단계의 제어동작 완료, 혹은 제어동작 완료 후

리포트 | 4페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
NAND 게이트 실험 보고서

테스터기저항브래드 보드스위치74LS004. 이론- NAND 게이트: NAND 게이트란 NOT-AND게이트의 준말로 AND게이트와 반대되는 동작을 한다.실제 디지털 논리회로를 설계 ... 나 상관 관계에 따라, 출력신호를 내보내거나 내보내지 않는 회로를 말한다. 흔히 논리회로에 사용되며, 컴퓨터에는 많은 게이트 회로가 들어 있다. 기능의 종류에 따라 논리곱(AND ... )·논리합(OR)·역논리곱(NAND)·역논리합(NOR) 등의 게이트 회로가 있다.※74LS00 데이터 시트5. 실험 회로도6. 실험 내용A 와 B 둘다 0일 경우A만 0일 경우B

리포트 | 5페이지 | 1,000원 | 등록일 2011.10.22

다운로드 장바구니
디지털실험1-디지털 논리 소자 결과레포트

◈ 1장. 디지털 논리소자-결과 레포트-2조 2008065321권태영1. 실험 결과 및 정리○ 실험 2의 결과를 기입하라.A=1 B=1 일 때의 실험사진A=1 B=1 일 때 ... 에서 실험을 전부 수행하였다면 더 좋았을 테지만 시간적 여유가 없었던 관계로 하지 못했던 것이 아쉽다. 그런데 디지털 공학 시간에 배운 내용 외에도 트랜지스터와 다이오드가 나와 당황하였지만 이 역시 회로이론 내용이어서 이해하는 데 큰 무리는 없었다. ... 은 반도체 소자를 사용하여 구성한 Inverter, AND, OR의 기본회로를 이해하는 것과 이를 이용하여 NAND, NOR 회로를 구성 하는 방법 및 측정 방법을 습득할 수 있

리포트 | 5페이지 | 1,000원 | 등록일 2012.03.09

다운로드 장바구니
디지털 시스템 실험

과목명디지털 시스템 실험제출일시2011.10.5분 반1전 공전자정보공학제 목6장. 산술논리연산학습목표· 반가산기, 전가산기의 개념을 알아본다.· 반감산기, 전감산기의 개념 ... 를 참고하여 BCD 가감산을 수행할 수 있게 다음 블록도와 같이 회로를 구성한 후 실험하여라.실험 6-4. n비트 크기 비교기와 산술논리연산회로 구현하기1. 아래 진리표를 보고 1 ... 을 알아본다.· BCD가산기와 크기 비교기에 대해 알아본다.실 험 내 용실험 6-1 가산기 회로 구현하고 응용하기0. 다음 연산 규칙을 진리표로 작성하시오.0011+ 0+ 1+ 0

리포트 | 10페이지 | 1,000원 | 등록일 2012.07.18

다운로드 장바구니
[Flowrian] Round-robin 방식 Arbiter 회로의 Verilog 설계 및 시뮬레이션 검증

- arbiter : Arbiter 최상위 모듈Verilog 언어를 이용하여 디지털 논리회로의 구조 설계를 배우려는 분에게 도움이 된다.

리포트 | 19페이지 | 2,500원 | 등록일 2011.10.29

다운로드 장바구니
결과보고서 실험 3. 가산기와 감산기 (Adder & Subtractor)

는 입력요소가 추가 되어야하고, 또한 자리 올림수를 발생시킬 수 있어야 한다. 반감산기는 2개의 한자리 2진수 A,B를 감산할 경우의 논리회로를 말하며, 출력변수들은 차(D ... :difference)와 빌림수(B:borrow)로 나타낸다. 전감산기는 뒷단의 위치에 빌려준 1을 고려하며 두 비트의 뺄셈을 수행하는 논리회로로서, 림수(borrow) 입력을 취급하기 위해 ... )를 구성하여 동작을 확인해 보고 이를 바탕으로 디지털 시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.< 실험 과정 및 결과 >(1) 예비보고서에서 구상

리포트 | 4페이지 | 3,000원 | 등록일 2012.03.11

다운로드 장바구니

이전10개 119 120 121 122 123124125 126 127 128 다음10개

파워링크

신청하기