"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 인하대 verilog 텀프로젝트 회로 디지털집적회로 and or not 게이트 디지털공학개론

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,641-2,660 / 4,247건

디지털설계를위한 PLD 순차회로구현 방법과 모듈보드 안내서

주기적인 클럭이 출력된다.?동기식 순차회로를 이용하는 디지털 회로는 동기신호를 위한 클럭이 필요하다.?타이머 IC인 U33 NE555의 3번 핀 출력 신호를 NOT 시킨 START ... 디지털설계를 위한 순차회로부 구성 방법과 모듈보드 안내서원광대학교 전기?정보통신공학부 이상설 교수디지털설계 교과목에서 학생들이 직접 시스템동작을 설계를 하고 설계된 내용을 구현 ... 할 수 있게 하기 위한 순차회로부의 구현방법과 제공되는 모듈보드를 안내한다.디지털설계에 사용되는 시스템의 구조는 아래와 같이 순차회로부와 외부기기부로 나누어 생각할 수 있다. 순차회

시험자료 | 17페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니
jk플립플롭

카운터 1~9이 번 시간은 디지털공학시간에 배운 카운터 내용을 실제로 회로실험 시간에 해보는 것이다. 카운터를 설계 할 때 JK플립플롭을 이용하여 설계하였다.1.서론설계를 할 때 ... 에는 D T JK 플립플롭중에 JK를 이용하였고 JK플립플롭을 할 때 현재 상태와 다음상태를 생각하여 J,K의 입(출)력을 설정하고 K맵을 이용하여 간략화시키고 논리도표를 그려 ... 카운터를 설계하면 그림 10-5와 같다. 그림 10-5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자

리포트 | 6페이지 | 1,000원 | 등록일 2012.05.09

다운로드 장바구니
8비트가산기

. 이론가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양 ... 한 기능을 가진다. 입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 한다. 이러한 가산기에는 지난 실험에서 했던 반가산기와 전가산기가 있다. 반가산기는 이진수의 한자리수 ... 1. 실험목적지난 실험의 가산기에 기초하여 4비트 가산기를 구성하여 보고 이해한다. 그리고 4비트 가산기를 사용하여 8 비트 가산기 회로를 구성하여 보고 동작을 확인한다. 2

리포트 | 2페이지 | 1,500원 | 등록일 2010.06.18

다운로드 장바구니
기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초전자공학실험2실험날짜: 2008, 9, 121주차 기초전자공학실험21.Title기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로2.Name금요일 오전 ... 10조3.Abstract기본 논리 회로의 형태와 특성, 진리표에 대해 알고 카르노 맵 및 부울 대수의 공리 및 정리를 이용하여 회로를 간소화 시킬 수 있음을 증명한다.4 ... .Background1. 기본 논리함수의 종류1) NOT (부정회로)“1”이 입력되면 “0”이 출력되고, “0”이 입력되면 “1”이 출력되는 소자로서 일명 “Inverter”라고도 부르

리포트 | 40페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
풀업 저항, 풀 다운 저항

●풀업저항 / 풀다운 저항인란 ?- 디지털 회로에서 논리적으로 H레벨 상태를 유지하기 위하여 신호의 입력 또는 출력단자와 +VCC 전원 단자 사이에 접속하는 저항을 풀업 저항 ... 한 디지털 회로에서 푸시버튼 스위치를 이용하여 입력신오 L상태로 인가하고자 하는 경우 스위치를 눌렀을 때는 L(low) 상태의 논리값이 입력된다. 그러나, 스위치를 누르지 않았을 때 ... 업 저항을 사용하면 스위치를 눌렀을 때는 정상적으로 L 상태가 입력되며, 스위치가 떨어져 있을 경우에는 저항을 통하여 디지털 회로에서 확실하게 H상태의 논리값이 입력된다.이

리포트 | 10페이지 | 1,500원 | 등록일 2009.12.19

다운로드 장바구니
판매자 표지

2017 상반기 SK하이닉스 솔루션직군 자기소개서

였습니다. 논리회로설계 수업 때 배우는 여러 가지 설계를 코딩으로 만든다는 게 신기하고 재밌었습니다. 처음 배우는 언어는 곧 잘 이해를 하고 재밌어 했지만, VHDL은 제가 생각 ... 로 여러 가지 센서를 제어 해보는 것도 재밌었습니다.하지만 실패를 맛 본 건 임베디드 시스템 수업과 디지털합성설계 수업. 이 두 과목은 모두 VHDL로 FPGA를 설계하는 수업 이

자기소개서 | 4페이지 | 6,000원 | 등록일 2017.02.08 | 수정일 2017.09.21

다운로드 장바구니
공학영어

는 양에 대한 척도)The digital computers are slower but more exact than the analog.디지털컴퓨터는 좀 더 느리지만, 아날로그 ... ").여러 가지 논리적 기록들은 낭비를 막기 위해 한 물리적 블록 안에 조합되어질 것이다. ("막혀진 기록들")Finding a certain block on the tape ... logical files on a tape.이것들은 전형적으로 테이프에 논리적 파일들에 분리하는데 사용되고 있다.2) Computer SystemA computer is a

리포트 | 5페이지 | 1,500원 | 등록일 2013.03.30

다운로드 장바구니
TTL/NOR 게이트의 정의와 동작

를 늘리면 된다.(a) 입력에 저전압 공급(b) 입력에 고전압 공급3. TTL의 논리레벨-디지털 회로에 있어서 신호는 HIGH 레벨이나 LOW레벨의 조합으로 구성되어 있다.( 이하 H ... 과 같은 내역으로 학습한다.①TTL 게이트의 동작②TTL 게이트의 부하법의 결정③논리 1과 0의 레벨정의④TTL 게이트의 잡음내력⑤정논리와 부논리의 비교⑥TTL의 동작전환 속도 ... 되어 현재 가장 많이 사용되는 디 지털 집적회로이며, TTL 게이트의 여덟가지 종류의 이름과 특성 및 전파 지연 시간과 전력 소모 등이 아래 표에 표시되어 있다. TTL의 종류는 회로

리포트 | 7페이지 | 1,000원 | 등록일 2011.06.13

다운로드 장바구니
실험6.레지스터 구성

년도?학기2011년 1학기과목명디지탈논리회로실험LAB번호실험 제목6레지스터 구성실험 일자제출자 이름제출자 학번팀원 이름팀원 학번Chapter 1. 관련 이론(Theoretical ... 의 입력값을 동시에 받아들여 저장하는 경우 병렬로 로드(parallel load)한다고 말한다.예) 회로 병렬로드 제어기능을 갖는 레지스터회로 : 레지스터 회로에 제어신호 L

리포트 | 10페이지 | 1,000원 | 등록일 2011.06.08

다운로드 장바구니
신호모델 및 해석

까지 가변될 수 있어서 회로시스템 의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털신호에서 입 력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 ... 1. 실험 목적- 시스템과 입출력 신호와의 이론적 관계를 이해한다.- RC, RL, RLC 같은 회로시스템 해석을 위한 다양한 입력 신호의 수학적 형태를 이해하고 Function ... 분석에도 용이하다. 보통 3가지 계측기의 기능(함수발생기, 스위프발생기, 펄스발생기)을 일체화한 것으로 아날로그 및 디지털 전자공학 분야, 대량생 산공정, 서비스, 교육, 취미 분야

리포트 | 11페이지 | 1,000원 | 등록일 2010.11.19

다운로드 장바구니
7-segment 표시를 위한 Decoder 설계

3); -- 입력은 0~3인 4개항의 논리벡터output : out std_logic_vector (0 to 6)); -- 출력은 0~6인 7개항의 논리벡터end; - ... -- 7segment의 부울식을 지정해준다. (1)....Block-Diagram을 보면 각 Output마다 연결된 논리게이트와 Port의 수가 다르다는 것을 볼 수 있

리포트 | 4페이지 | 3,000원 | 등록일 2011.01.09

다운로드 장바구니
판매자 표지

100페이지에 달하는 방대한 한솔제지 채용(자소서 작성방법과 면접) 시험자료 기출문제 입사시험 출제경향

에 대외 경험 등필기시험 : 회로설계, 전자회로, 회로이론, 디지털논리 등 출제실무진면접 ; 1:2면접으로 2명의 실무진이 10분정도를 이력서 및 자기소개서 위주로 질문CEO면접은 1

자기소개서 | 100페이지 | 9,900원 | 등록일 2016.02.09 | 수정일 2019.05.10

다운로드 장바구니
판매자 표지

99페이지에 달하는 방대한 르노삼성자동차 채용(자소서 작성방법과 면접) 시험자료 기출문제 입사시험 출제경향

이해도가 요구사장님 면접 ; 인성위주에 대외 경험 등필기시험 : 회로설계, 전자회로, 회로이론, 디지털논리 등 출제실무진면접 ; 1:2면접으로 2명의 실무진이 10분정도를 이력서

자기소개서 | 99페이지 | 9,900원 | 등록일 2016.02.09 | 수정일 2019.04.11

다운로드 장바구니
실험보고서_오실로스코프 파형 측정

낮은 범위에서 높은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호 ... 도 제공되므로 디지털회로 분석에도 용이하다.? 녹색 LED 디스플레이 : 내, 외부 신호의 주파수 지시? NT/EXT 스위치 : 내부 함수발생기 주파수 카운터 기능/외부신호 주파수 ... 다. 디지털화된 파형의 데이터 값을 저장해서 프린트하거나 나중에 볼 수도 있다.○아날로그 오실로스코프오실로스코프의 프로브를 회로에 접속하면 전압신호는 프로브를 통해 오실로스코프의 수직

리포트 | 16페이지 | 2,000원 | 등록일 2011.04.20

다운로드 장바구니
세계의 정치와 경제(정보화,세계화)1

사회, 인간 중심적 사회로 보고 있으며, 그 중에서도 정보화 사회, 세계화 사회의 특성을 강조하고 있다.21세기의 세계경제는 글로벌화, 디지털화, 지식산업화로 요약해 볼 수가 있 ... 회로 빠르게 전환되고 있으며 무형의 지식과 기술 혁신 능력에 바탕을 둔 지식기반 경제의 비중이 계속해서 증가하고 있다.지식산업인 IT산업은 한 국가의 경제력을 비약적으로 상승 ... 의 필요한 정보재의 하나로 인식될 정도이다.산업사회에서 지식정보사회로의 전환을 빠르게 하는 요소 가운데 디지털을 염두에 두지 않을 수 없다. 지식을 바탕으로 개인 경쟁력은 물론 기업

리포트 | 7페이지 | 3,000원 | 등록일 2013.12.31

다운로드 장바구니
(예비)FET이용 Audio Power Amplifier 제작

트랜지스터)은 BJT(쌍극성접합트랜지스터)에 비해 아주 작은크기로 만들 수 있고 제조공정이 비교적 간단하다. 그리고 MOSFET만을 사용하여 디지털 논리기능과 메모리 기능을 실현 ... 의 용도와 사용법, 출력파형에 대해 익히고, 실습시간을 통한 실질적인 회로제작을 통해 실무적인 전자회로 기술을 익히도록 한다.2. 관련이론[ Audio Amplifier]스테레오 등 ... . 부하저항이 소스회로에 연결이 되고 출력이 소스로부터 얻어지기 때문에 입력 신호는 결합 커페시터를 통해 게이트에 공급되고 출력은 소스의 단자에서 얻을 수 있는 증폭기이

리포트 | 12페이지 | 2,000원 | 등록일 2012.12.28

다운로드 장바구니
수업지도안

하는 회로로 구성되며 이러한 기본 논리 소자를 의미한다. 디지털 논리 회로를 구성하는 논리 게이트는 AND, OR, NOT 게이트가 있으며, 이들을 조합한 NAND, NOR게이트 ... - 디지털 논리 회로- 조합 논리 회로- 순서 논리 회로반가산기,전가산기디코더, 인코더강의식문제해결학습개별학습4. 단원의 교수ㆍ학습 목표교 수 ㆍ 학 습 목 표불 대수의 기본 연산인 ... 덧셈과 곱셈을 계산할 수 있다.디지털 논리 회로에 사용되는 논리 게이트를 설명할 수 있다.불함수의 기본 정리를 이용한 논리식을 간소화 할 수 있다.5. 지도상의 유의점1. 정보

리포트 | 20페이지 | 1,500원 | 등록일 2010.07.08

다운로드 장바구니
Verilog HDL 언어를 이용한 음료수 자판기 설계

] state;//현재상태reg[4:0]next_state;//다음상태..FILE:ppt/slides/slide6.xml4.설계내용자판기 회로 동작 조건정의(모듈,입출력변수,매개변수

리포트 | 29페이지 | 3,200원 | 등록일 2010.12.29

다운로드 장바구니
디지털 시계 제작 정리

를 방전한다.⑧ +VCC : 전원 단자4) 7-segment display그림 7. 7-segment display그림 8. 7-segment display 데이터시트디지털 회로 ... 21디지털 시계 제작디지털 시계 제작요 약본 보고서에서는 최저의 저가로 주변에서 흔히 볼 수 있는 디지털 시계를 10진 카운터, 6진 카운터, 24진 카운터를 이용하여 손쉽 ... 게 설계해본다. 최저의 저가로 구입한 실험도구를 사용하여 진법 설정 방법을 이해하고 회로도와 같이 제작한 후에 직류전원공급기를 이용하여 7-segment display에 시계가 정상

논문 | 6페이지 | 3,000원 | 등록일 2015.05.25

다운로드 장바구니
40.슈미트_트리거(결과)

.0120.95113.7920.10.45521.0120.43312.958§토 의§①슈미트 트리거디지털 IC의 논리 레벨은 H, L 레벨의 두 영역으로 나뉘지만 실제로는 그 사이 ... 에 경계가 되는 스레숄드 전압이 존재하며, 이 부근에서는 회로는 불안정하며 논리는 불확정하다. 슈미트 트리거라 부르는 이 회로는 2개의 스레숄드 전압을 가진 파형 정형 회로이다. 그리고 ... 링 때문에 카운터 같은 회로에서 오동작을 일으킬 수 있다.이런 문제점을 해결하기 위해서 슈미트 트리거를 이용하는 것이다. 슈미트 트리거 인버터는 그림 (b)와 같으며 여기서는 입력

리포트 | 5페이지 | 1,000원 | 등록일 2011.05.04

다운로드 장바구니

이전10개 128 129 130 131 132133134 135 136 137 다음10개

파워링크

신청하기