"디지털논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 텀프로젝트 회로 디지털집적회로 and or not 게이트 논리회로 신호등

바로가기

방송통신대 - 2025 방송통신대 리포트 및 과제물 업데이트, 중간고사/기말고사자료

판매자 표지는 다운로드시 포함되지 않습니다.

"디지털논리회로" 검색결과 2,641-2,660 / 4,264건

AND, OR, NOT GATE

.2. 이론논리 게이트는 디지털 회로를 구성하는 기본 요소이다. 논리 게이트는 입력 신호의 상태에 따라 특정한 출력을 가진다. 입력과 출력의 상태는 전압이 +5V에 가까운 상태인 ... 또는 GND에 연결하였을때 B, C, 그리고 D점에서 NOT 게이트의 출력값을 예측하고, 로직 프로브를 사용하여 출력의 상태를 판정하라.4) 응용 회로 동작 확인일반적인 논리회로 ... 의 기능을 곱의 합(sum of product) 형태로 나타낼 수 있으며, AND, OR, 그리고 NOT 게이트를 사용하여 모든 논리 함수를 구현할 수 있다. 디지털 논리 함수f

리포트 | 5페이지 | 1,000원 | 등록일 2010.06.23

다운로드 장바구니
[A+ 받은]전기전자제3강. 다이오드 실습

은 범위까지 가변될 수 있어서 회로시스템의 주파수 특성을 분석하는데 좋은 신호제공기가 된다. 디지털회로에서 입력파형으로 요구되는 TTL 및 CMOS 논리 신호도 제공되므로 디지털회로 ... 실 험 결 과 보 고 서실험명제 3강. 다이오드 실습날짜2010년 5월 14일장소G 413호주요실험내용1> Multi-meter 사용2> 다이오드의 성질 알기3> 회로 ... (가위), 다이오드 저항1. 다음의 회로에서 다이오드에 전류가 흐르는가? 흐르지 않는가?전류측정값I17.4mAI23.45mA- 회로의 다이오드에는 전류가 흐른다. 측정된 값과 같이

리포트 | 6페이지 | 1,000원 | 등록일 2012.04.22

다운로드 장바구니
디지털설계를위한 PLD 순차회로구현 방법과 모듈보드 안내서

주기적인 클럭이 출력된다.?동기식 순차회로를 이용하는 디지털 회로는 동기신호를 위한 클럭이 필요하다.?타이머 IC인 U33 NE555의 3번 핀 출력 신호를 NOT 시킨 START ... 디지털설계를 위한 순차회로부 구성 방법과 모듈보드 안내서원광대학교 전기?정보통신공학부 이상설 교수디지털설계 교과목에서 학생들이 직접 시스템동작을 설계를 하고 설계된 내용을 구현 ... 할 수 있게 하기 위한 순차회로부의 구현방법과 제공되는 모듈보드를 안내한다.디지털설계에 사용되는 시스템의 구조는 아래와 같이 순차회로부와 외부기기부로 나누어 생각할 수 있다. 순차회

시험자료 | 17페이지 | 1,500원 | 등록일 2011.09.16

다운로드 장바구니
[기계공학응용실험] 10장 PLC 응용 실험

하는 경우가 많으며, 이를 해석하는 일은 간단치 않다. 디지털회로 이론에서는 그래프 분석 기법인 카르노 맵과 같은 방법을 사용하여 논리식을 단순화한다. 이는 논리항을 나열하고 전체 ... 범위 등을 이해하고, 이를 응용하여 현장에서 자동화기기를 운용하기 위한 능력을 배양하는 데 목적이 있다.2. 이론적 배경PLC의 레더 다이어그램의 기본이 되는 디지털 논리체계 ... 연산자의 직렬회로나 논리 OR의 병렬회로에 분석이 용이하다.레더 다이어그램의 표현은 표2와 같다.종류표현입력출력NOT 연산자AND 연산자OR 연산자[ 표 ] 래더 다이어그램의 표현

리포트 | 10페이지 | 2,000원 | 등록일 2010.12.11

다운로드 장바구니
Maxplus를 활용하여 디지털시계제작

디지털 논리 설계< 설계 주제 >Counter를 활용한 디지털 시계- 설계 목표 : Counter를 이해하고 Counter를 활용한Counter시계(디지털시계)를 설계해 보자. ... 회로를 축소가능)⑥ 각 카운터 Symbol을 연결하여 최종회로를 구현하고compiler 와 simulator를 통해 카운터작동을 확인 한다.( Group 기능 사용시 편리 )① T ... 카운터를 설계한다.⑤,⑥ 각 카운터에 대한 Symbol을 생성 및 각 카운터 Symbol을연결하여 최종회로를 구현고 찰각 F/F에 대하여 카운터를 만드는 방법은 리셋을 활용하여 10진

리포트 | 14페이지 | 3,000원 | 등록일 2010.12.14

다운로드 장바구니
응용논리회로 텀프로젝트 제안서

하고 설계해보는 과정을 통하여 디지털 시계의 구동원리 및 방법에 대해서 인지 할수 있는 계기를 마련합니다. 또한 지금까지 응용논리회로설계 수업 시간에 배운 다양한 디지털 회로 및 소자 ... 응용논리설계 및 실습Final Term Project(디지털 시계 설계)1. Term Project 주제 및 설계설명- 디지털 시계 설계- 시(Hour), 분(Minute), 초 ... 모드를 가지는 디지털 시계를 설계한다. 설계할 디지털시계는 시간, 날짜, Stop Watch 기능 등을 고르는 MODE와 각 기능에 있어서 세부 사항을 조절하는 SUB-MODE

리포트 | 4페이지 | 1,000원 | 등록일 2010.10.13

다운로드 장바구니
논리회로 국제조기 회로 구현 보고서

Diagram① 전반적인 회로도 구성 전반적인 회로의 대략적인 모습은 위 그림과 같다. 우선 국의 종류 및 국의 양을 선택하는 부분이 있고, 국의 종류 ... 와 양을 선택하는 단계가 끝나면, 선택에 따라 특정한 Sequential Circuit의 회로를 돌게 된다.(국을 끓이는 동작에 관한 부분이다). 이 때 Sequential ... Circuit은 상태에 따라 Timer의 영향을 받는다. (불 조절에 관한 부분이다.) 국이 다 끓여지면(Timer의 상태), 국이 다 끓여졌음을 알리는 알람이 울린다.(전체 회로

리포트 | 34페이지 | 1,000원 | 등록일 2009.12.16

다운로드 장바구니
[11주차] LCD

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 7차

리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
철학의 이해(철학이란, 문화와철학, 인간의이해, 논리진리지식, 현실과역사) 이론요점정리

혁명- 집적회로: 정보의 저장교환처리 능력의 획기적 향 상디지털 기술: 디지털 신호의 사용 - 방송통신컴퓨터 사이의 자유로운 소통과 매체 융합정보 사회에서 매체의 변화: 새 매체 ... 철학의 이해 요점정리서 론 철학이란 무엇인가?제1부 문화와 철학제2부 인간의 이해제3부 논리, 진리, 지식제4부 현실과 역사서론: 철학이란 무엇인가?1. 철학의 위상은 개별과학 ... 하는 방식의 움직임)에 따라 움직임 직접 현실과의 접촉은 없고 자아의 조정을 통해서만 현실과 접촉이 가능 비논리적, 비도덕적, 동물적, 맹목적으로 오로지 쾌락만 추구 → 반사활동(선천

리포트 | 27페이지 | 2,000원 | 등록일 2014.08.30 | 수정일 2016.03.02

다운로드 장바구니
[디지털시스템실험(Verilog)] 32×32 Binary Multiplier 예비보고서

다.② Multiplier 모듈의 gate level 설계에 대한 고찰왼쪽의 논리회로도는 4×4 multiplier이다.비록 이번 실험에서 구현하게 될 32×32의 form은 아니지만,기본적인 모듈 ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 예비 보고서학부 : 학번 / 이름 :실험조 : 실험일 :실험제목32×32 Binary ... 구성은 이와 동일하다.옆 회로를 참고하여, 32×32 multiplier 구현을 단계적으로고찰해보도록 하겠다.피승수(multiplicand)와, 승수(multiplier)의 n번

리포트 | 2페이지 | 1,500원 | 등록일 2011.10.05

다운로드 장바구니
전기전자회로응용실험 예비레포트 모음입니다.

이 되는 기판이 N-실리콘입니다. 즉 구조에 있어서는 N-MOSFET와 반대의 형태이다.1. 가산기가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이 ... 반도체 전계효과 트랜지스터 (MOS field-effect transistor)는 디지털 회로와 아날로그 회로에서 가장 일반적인 전계효과 트랜지스터 (FET)이다. 줄여서 ... 다.입이진수의 한자리수를 연산하고, 자리 올림수는 자리 올림수 출력(carry out)에 따라 출력한다. AND, OR, NOT의 세 가지 종류의 논리회로만으로 구성할 수 있다.반가산

리포트 | 8페이지 | 1,000원 | 등록일 2010.12.20 | 수정일 2016.08.27

다운로드 장바구니
CMOS 회로의 전기적 특성

한다.2. 이론(1) Logic Levels & DC Noise Margins (DC특성)논리회로에서 사용하는 논리값은 1(High = VCC), 0(Low = GND)의 두 종류인데 ... 시오.(3) 천이시간(Transition time)과 전달지연(Propagation delay)의 정의를 각각 쓰고 말로 설명하시오.천이시간(Transition time)-논리 회로 ... (Propagation delay)-논리 회로에 안정되고 유효한 신호가 입력되는 순간부터 논리 회로가 안정되고 유효한 신호를 출력될때까지 걸리는 시간이다. 경우에 따라서 전달 지연은 입력 신호

리포트 | 15페이지 | 1,000원 | 등록일 2010.12.20

다운로드 장바구니
Lab(6) 카운터, 비교기, 포토 인터럽터 회로

, Yellow, Green각 1[3]기초 학습a) 각 IC의 data-sheet를 찾아 개념을 이해하고, 논리회로도, 파형도 및 그 기능을 숙지하시오.?TTL74LS85 : 4-bit ... 무시할 수 없는 것 같다. Photo-Interrupter를 디지털 회로구성에 활용할 때 가장 고려할 점일 것이다.[실습#5]74LS193 IC를 이용한 카운터회로?아래 회로를 완성 ... 2010년도 1학기 실습(#6)Digital Engineering & Lab.Dept. of Mechanical Engineering(2010. 6.1 화요일)제출마감: 2010

리포트 | 15페이지 | 1,500원 | 등록일 2010.06.23

다운로드 장바구니
풀업 저항, 풀 다운 저항

●풀업저항 / 풀다운 저항인란 ?- 디지털 회로에서 논리적으로 H레벨 상태를 유지하기 위하여 신호의 입력 또는 출력단자와 +VCC 전원 단자 사이에 접속하는 저항을 풀업 저항 ... 한 디지털 회로에서 푸시버튼 스위치를 이용하여 입력신오 L상태로 인가하고자 하는 경우 스위치를 눌렀을 때는 L(low) 상태의 논리값이 입력된다. 그러나, 스위치를 누르지 않았을 때 ... 업 저항을 사용하면 스위치를 눌렀을 때는 정상적으로 L 상태가 입력되며, 스위치가 떨어져 있을 경우에는 저항을 통하여 디지털 회로에서 확실하게 H상태의 논리값이 입력된다.이

리포트 | 10페이지 | 1,500원 | 등록일 2009.12.19

다운로드 장바구니
기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초전자공학실험2실험날짜: 2008, 9, 121주차 기초전자공학실험21.Title기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로2.Name금요일 오전 ... 10조3.Abstract기본 논리 회로의 형태와 특성, 진리표에 대해 알고 카르노 맵 및 부울 대수의 공리 및 정리를 이용하여 회로를 간소화 시킬 수 있음을 증명한다.4 ... .Background1. 기본 논리함수의 종류1) NOT (부정회로)“1”이 입력되면 “0”이 출력되고, “0”이 입력되면 “1”이 출력되는 소자로서 일명 “Inverter”라고도 부르

리포트 | 40페이지 | 3,000원 | 등록일 2010.10.16

다운로드 장바구니
jk플립플롭

카운터 1~9이 번 시간은 디지털공학시간에 배운 카운터 내용을 실제로 회로실험 시간에 해보는 것이다. 카운터를 설계 할 때 JK플립플롭을 이용하여 설계하였다.1.서론설계를 할 때 ... 에는 D T JK 플립플롭중에 JK를 이용하였고 JK플립플롭을 할 때 현재 상태와 다음상태를 생각하여 J,K의 입(출)력을 설정하고 K맵을 이용하여 간략화시키고 논리도표를 그려 ... 카운터를 설계하면 그림 10-5와 같다. 그림 10-5(b)의 회로도를 살펴보면 NAND 게이트의 출력이 플립플롭들의 비동기식 CLR 단자에 연결되어 있으며, 비동기식 CLR 단자

리포트 | 6페이지 | 1,000원 | 등록일 2012.05.09

다운로드 장바구니
설계실습 11. 7-segment / Decoder 회로 설계 예비

330Ω을 직렬로 연결해주었다.일학년 때 기초논리회로 시간에 했던 내용을 다시 다루게 될줄은 몰랐다. 11번 실험은 우리반이 최초로 하게되서 소스도 없이 기초논리회로 때 맵 해석 ... 설계실습 11. 7-segment / Decoder 회로 설계1.목적 : 7-segment와 Decoder를 이해하고 관련 회로를 설계한다.2.준비물직류전원장치1대멀티미터 또는 ... 에 쓰이는 예?전자세계?엘레베이트 층표시기?그 외에도 각종 디지털 계측기, 디지털 기기들의 수치를 표시하는 곳에는 거의 7segment가 있다.3. 설계실습 계획서(1) 7-s

리포트 | 6페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
현대다이모스 자기소개서

교수님께 가서 이해할 때까지 물어보곤 하였습니다. 그래서 저는 아날로그 및 디지털 논리회로 설계 부분에서 능력이 뛰어나며 이를 마이크로 컨트롤러와 연동하여 소프트웨어로 제어하는 것 ... 는 사람들에게 최적의 인터페이스를 제공하는 목적으로 만들었습니다. 저는 이 프로젝트에서 작품구상과 전체 회로설계 및 C언어를 이용한 펌웨어 제작을 맡았습니다. 10월 중순에 열리는 전시

자기소개서 | 4페이지 | 3,000원 | 등록일 2016.04.05 | 수정일 2018.05.16

다운로드 장바구니
8비트가산기

. 이론가산기란 이진수의 덧셈을 하는 논리 회로이며 디지털 회로, 조합 회로의 하나이다. 전자계산기가 발명된 당시에는 진공관에 의해서 구성되었고 현재는 집적 회로로 설계되어서 다양 ... 한 기능을 가진다. 입력신호 전압의 덧셈을 출력하는 디지털 회로를 가산 회로라고도 한다. 이러한 가산기에는 지난 실험에서 했던 반가산기와 전가산기가 있다. 반가산기는 이진수의 한자리수 ... 1. 실험목적지난 실험의 가산기에 기초하여 4비트 가산기를 구성하여 보고 이해한다. 그리고 4비트 가산기를 사용하여 8 비트 가산기 회로를 구성하여 보고 동작을 확인한다. 2

리포트 | 2페이지 | 1,500원 | 등록일 2010.06.18

다운로드 장바구니
공학영어

는 양에 대한 척도)The digital computers are slower but more exact than the analog.디지털컴퓨터는 좀 더 느리지만, 아날로그 ... ").여러 가지 논리적 기록들은 낭비를 막기 위해 한 물리적 블록 안에 조합되어질 것이다. ("막혀진 기록들")Finding a certain block on the tape ... logical files on a tape.이것들은 전형적으로 테이프에 논리적 파일들에 분리하는데 사용되고 있다.2) Computer SystemA computer is a

리포트 | 5페이지 | 1,500원 | 등록일 2013.03.30

다운로드 장바구니

이전10개 128 129 130 131 132133134 135 136 137 다음10개

파워링크

신청하기