"논리회로소스코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

엘리베이터 회로 atmega128 논리회로 vhdl stopwatch ALU verilog 도어락 라인트레이서 bcd가산기설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로소스코드" 검색결과 141-160 / 302건

LGD 자소서/LG Display 자소서/LG 디스플레이 자소서/LG 디스플레이 합격자소서/합격 자소서/대기업 합격 자소서/LG 디스플레이 산학 자소서

가 발생한 원인은 어떤 사항이었고 어떠한 방법으로 결론을 도출하였는지 중점적으로 기술해 주시기 바랍니다.학부 과정 때 논리회로설계라는 과목을 수강하였습니다. 소스코드 (Software ... 었습니다. 사실 각 기능의 소스코드를 작성할 때 마다 계속해서 팀원들과의 견해 차이가 생겼습니다. 그 이유는 같은 과목을 같은 교수님께 배우더라도 학생마다 받아들이는 정도와 생각이 달랐 ... 기 때문입니다. 그래서 이 와 같은 견해 차이를 해결하기 위해서 우리는 분업을 선택하였습니다. 즉 택시미티기를 구현하기 위한 많은 단위 소스코드들을 공평하게 나누어서 각자가 책임지

자기소개서 | 3페이지 | 3,000원 | 등록일 2016.10.24 | 수정일 2017.10.24

다운로드 장바구니
조합회로 설계 결과보고서

과 목 : 논리회로설계실험과 제 명 : 조합회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 1논리회로설계 실험 ... 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표- ALU의 정의를 이해하고 8가지 기능을 가진 ALU를 각 소스로 작성 후 프로시저와 추가적인 함수를 이해한 후 코드를 새롭 ... 게 작성하여 검증한다.2. 실험 결과- 실험 1. 8가지 기능을 가진 ALU설계(1) 소스 코드(2) 테스트 벤치 코드(3) Wave Form- 입력값 A와 B는 임의로 각각 12

리포트 | 6페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
01 논리회로설계실험 결과보고서(And, or gate)

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... F*************) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form(1) 동작적 모델링 결과(2) 자료 흐름 모델링 결과5) 결과 분석 ... 는 것을 확인 할 수 있다.(2) OR GATE1) 진리표입력 X입력 Y출력 F0000111011112) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리 설계 및 실험, 부산대학교, 논리 설계 텀프로젝트, 디지털 시계 설계 (예비,결과 보고서 및 PPT 포함)

이 프로그램은 부산대학교 논리설계및 실험 과목 텀프로젝트 디지털 시계 소스코드입니다.본 프로그램에는 PPT(30장 이상) 예비보고서 (30장 이상) , 결과 보고서(80장 이상 ... )이 포함되어있고,디지털 시계의 모든 모듈이 저장되어있습니다.분주회로, 카운터, MUX, DEMUX, 7세그먼트 디코더, 세계시간, 스톱워치, 타이머, 레지스터 등등이 모두 모듈 ... 로 저장되어있고, 해당 모듈은 각기 사용가능한 형태입니다.최종 프로그램 소스는 board_on.vhd로 해당 파일만 알테라에 올리면 모든 기능 정상 동작합니다.또한 프로그램 레포트

리포트 | 10,000원 | 등록일 2014.12.22 | 수정일 2016.02.10

다운로드 장바구니
전자공학실험1 예비(7장)

라 한다. 이는 n-to-n decoder에서 인에이블 단자를 입력으로 하고 n code 입력을 선택단자로 한 논리 회로와 같다.(진리표)(MUX와 Demux를 이용하여 한 bus ... 를 통해 전송하는 방법을 이해한다.내용디코더 : n비트 입력의 코드 체계를 최대출력 단자에 다른 코드 체계로 변환하는 논리회로1. Binary Decoding : 74139 dual ... 원리를 익이호 7-segment LED에 display하는 모양에 따라 디코더를 설계할 수 있도록 한다. 멀티플렉서의 동작과 기능을 익히고 여러 소스의 데이터를 한 개의 bus

리포트 | 8페이지 | 1,000원 | 등록일 2012.04.08

다운로드 장바구니
03 논리회로설계실험 결과보고서(병렬가산기)

논리회로설계 실험 결과보고서 #3실험 1. 정류회로1. 실험 목표다이오드의 기본 특성을 이용한 정류회로를 구성하고 실험을 통해 특성을 확인한다.반파 정류회로, 전파 정류회로 및 ... 계산이 200ns동안 유지되는 이유는 테스트벤치에서 ‘wait for 100ns’ 구문 때문이다.실험 1. 10비트 병렬 가산기를 설계하시오(2) VHDL 코딩1) 소스코드2 ... 브리지 정류회로의 특성을 살펴보고 비교해본다.2. 실험 결과실험 1. 반파 정류회로 및 피크 정류회로(1) schematic & 모듈화1) Full Adder 회로2) 8비트 병렬

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
기본 게이트 설계 결과보고서

과 목 : 논리회로설계실험과 제 명 : 기본 게이트 설계담당교수 : 국태용 교수님담당조교 : 김태경 조교님학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 ... : 2014. 3. 27논리회로설계 실험 결과보고서 #1실험 1. 기본 게이트 설계1. 실험 목표AND, NOT, NAND, OR, XOR, NOR 게이트의 기호와 기본적인 동작 특성 ... AND, OR을 동작적 모델링과 자료 흐름 모델링으로 작성하시오.(1) AND GATE1) 진리표2) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave

리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[기계공학] 실험 레포트 A+ ; 큐블록 CUBLOC

시킨다.■ 결 론 ■1. 실험결과(1) 자신의 영문 이니셜인 PKH의 모스부호 소스코드Const Device = CB280DoHigh 0High 1High 2High 3High 4 ... 은 프로그래밍 언어라기보다 논리회로에 가깝기 때문에 그 능력에 한계가 있다. 하지만 하드웨어 시스템과의 유사점 때문에 사용자로서 특별한 훈련과 공부가 필요하지 않으며 일반적인 프로그래밍 ... 과 Basic >? Ladder logicLadder logic의 가장 큰 특징은 모든 회로가 동시에 동작하는 “병렬처리(Parallel)방식”이며 아래의 회로에서 A 회로와 B 회로

시험자료 | 11페이지 | 3,500원 | 등록일 2017.01.23

다운로드 장바구니
논리회로실험 예비 9

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... 은 대량의 기억장소를 집적하기 용이하여 주기억장치로 사용된다.1bit RAM회로를 통해 간단한 1bit RAM을 구현하면 위와 같다. SRAM을 구현하기 때문에 플립플롭이 사용 ... 된다. Selection input은 전체 회로의 Enable을 담당하므로 1이 인가되어야 회로가 동작하게 된다. 램의 동작 모드는 Read와 Write로 나뉘며 Read는 1

리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31

다운로드 장바구니
조합회로 설계 예비보고서

에 의해서 처리된다. 그 밖에 논리합이나 논리곱을 구하는 논리 연산 회로 등으로 이루어져 있다.3. 실험 내용- 실험 1. 8가지 기능을 가진 ALU설계(1) 소스코드library ... 과 목 : 논리회로설계실험과 제 명 : 조합회로 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 17논리회로설계 실험 ... 예비보고서 #5실험 5. 조합회로 설계1. 실험 목표- ALU의 정의를 이해하고 8가지 기능을 가진 ALU를 각 소스로 작성 후 프로시저와 추가적인 함수를 이해한 후 코드를 새롭

리포트 | 5페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
ATmega128을 이용한 디지털 카운터 제작 프로젝트(소스 및 동영상 포함)

하는 기능 – 프로그램으로 조율이 가능한 내부 RC 발진 회로 – 내부 및 외부 인터럽트 소스 – 6 가지의 휴면 모드 • Idle, ADC Noise Reduction ... Family AVR 특징 4.ATmega128 내부구조 디지털 시계 디지털 시계 작동 디지털 시계 소스 분석 보완점AVR 특징 • Advanced Virtual 구조의 마이크로컨트롤러 ... 의 EEPR 원리 AVR Family AVR 특징 4.ATmega128 내부구조 디지털 시계 디지털 시계 작동 디지털 시계 소스 분석 보완점ATmega128 원리 1) ATmega128

리포트 | 29페이지 | 3,000원 | 등록일 2017.01.23

다운로드 장바구니
디코더, 인코더 설계 결과보고서

과 목 : 논리회로설계실험과 제 명 : 디코더, 인코더 설계담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 4. 17논리회로 ... 6 = I1I2I3'O7 = I1I2I3(1) 동작적 표현 (if문 사용)1) 소스 코드2) 테스트 벤치 코드3) Wave Form- output의 비트 벡터를 왼쪽부터 내림차순 ... -else문 사용)1) 소스 코드2) 테스트 벤치 코드3) Wave Form- 동작적으로 설계했을 때와 마찬가지로 input으로 구현할 수 있는 8가지 입력값에 대한 output값이 모두

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... ) 소스 코드2) 테스트 벤치3) Wave Form4) 결과 분석8가지 기능을 가진 ALU를 조건적 병행 신호 처리문(when else 문)을 이용하여 설계하였다. 출력 Y가 5비트 ... 00Y=A + B함수01Y=A - B프로시저10Y=B - A프로시저11Y = “-----”(1) 동작적 표현1) 소스 코드2) 테스트벤치3) Wave Form4) 결과 분석ALU

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... ) AND GATE1) 진리표A (입력)B (입력)C (출력)*************) 소스 코드동작적 모델링자료 흐름 모델링library IEEE;use IEEE.STD

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
카피라이트, 카피레프트 의미, 유래, 각각의 주장과 근거, 나의 의견 ( copyright and copyleft )

란 누구에게나 이용과 복제, 배포가 자유롭고, 특히 소스 코드에 대한 접근을 통하여 수정과 재배포가 자유로운 소프트웨어를 말한다. 여기서 사용하는 자유라는 말은 금전적인 측면 ... 사용자들에게 이러한 자유를 실질적으로 보장할 수 있는 법적 기준으로 삼았다. GPL의 핵심은 프로그램을 소스 코드의 형태로, 이에 대한 이용과 복제, 수정, 배포의 자유뿐만 아니 ... 1월에 발표되었다. 이것은 자유 소프트웨어에서의 두 가지 중요한 자유를 보장해 주었는데, 하나는 프로그램의 소스 코드를 공개하지 않은 채 바이너리 파일만 배포하는 것을 막는 경우

리포트 | 10페이지 | 2,000원 | 등록일 2016.12.24

다운로드 장바구니
마이크로프로세서 프로젝트 report (8051컨트롤러를 이용한 디지털시계)

]±10[pF] 정도면 좋다.6. 소스코드 & 알고리즘 분석소스코드는 맨 뒤쪽의 하나의 main함수와 다른 여러 함수들로 구성 되어있다. 한 번에 쭉 나열해서 코드를 분석하면 가독 ... 에 소자들을 연결하여 회로를 구현하였다.3. 동작스위치 J1, J2 즉 P3.0, P3.1의 상태에 따라 4가지 중 1가지 모드로 동작한다.? J1(Open) J2(Open ... 을 주기억장치(ROM, RAM)와 입, 출력 제어회로를 내장시켜 기본적인 컴퓨터의 기능을 모두 갖도록 한 것을 마이크로컨트롤러라 한다. 이것은 최소의 부품으로 간단한 컴퓨터를 구성

리포트 | 26페이지 | 1,500원 | 등록일 2016.02.15 | 수정일 2016.06.02

다운로드 장바구니
결과-전가산기

에 진리표로 표현할 때나 논리 게이트로 회로를 구성할 때에 앞 문장에서와 동일한 2진 값을 부울 함수의 변수로 볼 수 있다. 이렇게 이 회로에서 쓰이는 비트들이 2가지의 다른 해석 ... 을 할 수 있다는 것을 인식하는 것은 중요한 일이다.전가산기의 카노맵전가산기 회로의 입출력 논리 관계는 각 출력 변수에 대해 하나의 부울 함수가 대응되므로 2개의 부울 함수로 표현 ... 은 코드로 구현할 수 있다.(1) 논리적이며 구조적C로 짠 짜여진 프로그램은 시작에서부터 끝에 이르기까지 그 흐름이 일사분란하다. 맨 처음에 프로그램의 얼개만 정확히 잡아놓고 이후

리포트 | 10페이지 | 1,000원 | 등록일 2013.05.24

다운로드 장바구니
04 논리회로설계실험 예비보고서(인코더,디코더)

논리회로설계 실험 예비보고서 #4실험 4. 디코더 엔코더 설계1. 실험 목표VHDL 코드를 이용해 Decoder, Encoder 비교기를 설계하는 방법을 익힌다.두 비교기 ... 은 코드로 변환해 주는 조합논리회로이다. 인코더는 2의 n승 개의 입력과 n개의 출력을 갖고 있다. 10진 BCD 인코더 10진 인코더 진리표 10진 인코더 내부회로(3) 7 s ... 00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000(2) 소스 코드동작

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 가 정해진 동작을 수행하도록 한다.2. 실험 결과실험 1. 8비트 비동기식 업카운터 설계(1) 설계 내용1) 소스 코드2) 핀할당3) 7segment 표시결과4) 결과 분석이번 ... 존슨카운터 설계1) 소스 코드2) 핀 할당3) led 표시결과3번째 led 고장3번째 led 고장전부 off5) 결과 분석예비보고서에서 설계했던 존슨카운터를 바탕으로 실험을 진행

리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) 순차회로 보고서

으로 정해지는 논리회로를 말한다.대표적으로 래치와 플립플롭이 이에 해당한다.래치와 플립플롭은 1비트의 정보를 보관, 유지할 수 있는 회로이며 순차회로의 기본요소이다. 조합논리회로 ... 이다. 래치는 입력되는 순간 바로 반영하기 때문에 플립플롭처럼 엣지의 시점을 결정하는 논리회로가 없어도 되기 때문에 래치의 논리회로가 간단하다.래치와 플립플롭은 구조상 휘발성이 ... . 실험과정 및 소스코드이번 실험에서는 Gated D Latch, D Flip-Flop, Synchronous Reset D Flip-Flop, J-K Flip-Flop, 4bit

리포트 | 19페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기