"논리회로소스코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

엘리베이터 회로 atmega128 논리회로 vhdl stopwatch ALU verilog 도어락 라인트레이서 bcd가산기설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로소스코드" 검색결과 201-220 / 302건

[A+자료] VHDL를 이용한 신호등 설계 입니다.

논리회로 설계 과제< 신호등 설계 >과 목 명담당교수소 속팀 원제 출 일1. 목적이번 설계의 목적은 VHDL을 이용해서 사거리 신호등 시스템을 구현하는 것이다. 차도는 , 두 ... - 소스 코드 작성 : 자연&정태- 코드 검토 및 수정 : 우진? 2차모임 (11.12.06)◈ 최종 확인 및 검토3. 내용? 사거리 신호등 답사? State Diagram

리포트 | 6페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니
마이크로 프로세서의 종류와 기능

eMC68000 패밀리와 컴패티블한 유저 목적코드(Object code)- C컴파일러 및 UNIX시스템 V포트를 최적화하는 것을 포함하는 소프트 웨어 서포트.- 버스 스누핑을 통한 ... (Microcontroller)1) 마이크로콘트롤러란마이크로프로세서 중에 1개의 칩내에 CPU 기능은 물론이고 일정한 용량의 메모리(ROM, RAM 등)와 입출력 제어 인터페이스 회로까지를 내장한 것 ... )"라고도 부른다.2) 마이크로콘트롤러의 특징?제어 응용 시스템에 마이크로콘트롤러를 사용하게 되면 범용 마이크로프로세서나 하드웨어 논리를 사용하는데 비하여 다음과 같은 장점을 얻을 수

리포트 | 16페이지 | 1,800원 | 등록일 2013.01.01

다운로드 장바구니
전전컴실험Ⅱ 06반 제04주 Lab#03 [Verilog HDL] 결과보고서

Labmitive modeling(가) 하드웨어의 설계기법 중에 하위 수준의 모델링이다. 논리 게이트 들의 조합으로 모델링 한다. 기본적이고, 회로의 기본 지식이 있는 사람들은 직관 ... 적으로 설계 할 수 있다.(나)게이트지연실제 회로에서 논리 게이트는 각각의 게이트 마다 지연을 갖고 있다. 일반적으로 프리미티브 게이트의 입력에서 출력으로 가는 지연은 3가지 형태 ... 하는 것과 관계)(3)behavioral modeling(가) 최상위 추상화 수준에서의 회로 설계를 말한다. 아키텍처적인 평가를 할 때 사용한다. 행위 수준 모델링으로 알고리즘상의 검증

리포트 | 15페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
지원동기 및 귀사가 본인을 채용해야 하는 이유

하고 문제를 해결하여 좀 더 빠르고 정확한 시스템을 개발하고 싶습니다. 우선 중요한 것은 통신제어라고 봅니다. 통신의 3요소로는 코덱, 채널, 모뎀이 있는데 코덱의 소스 인코더 ... 기를 이용하는데 전송될 신호의 주파수 특성을 전송로의 주파수 특성에 맞추어야 합니다. 여기서 회로를 알아보고 이해하여 개발할 것을 약속드립니다. 시스템 개발에 전자파 문제가 발생할 ... 었습니다. 소스문제라고도 하는 레이에이션 문제에 대한 멕스웰 방정식을 페이저 형태로 풀기 위해 포텐셜을 도입하는 등 전기자기학의 기초지식을 다시 익혔습니다. 전기 다이폴 안테나와 자기

자기소개서 | 1페이지 | 3,000원 | 등록일 2011.12.24

다운로드 장바구니
[Flowrian] 최대공약수 계산기의 Verilog 설계 및 시뮬레이션 검증

하여 설계하고 시뮬레이션으로 검증한다.논리회로도 구조는 데이터패스만으로 구성되어 매 클럭 마다 반복계산을 하여 최대공약수를 구하는 방식으로 설계되었다. 레지스터, 멀티플렉서와 비교기 ... 와 뺄셈기 등의 모듈들로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의 ... 하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 28페이지 | 2,500원 | 등록일 2011.09.05

다운로드 장바구니
[Flowrian] Add-Shift 방식 곱셈기의 Verilog 설계 및 시뮬레이션 검증

본 설계는 Add-Shift 방식 곱셈기의 구조에 따라 레지스터 전송수준에서 Verilog 언어로 설계한다. 논리회로도 구조에는 승수와 피승수를 저장하고 시프트 하기 위한 2개 ... 으로 구성된다.각 모듈들에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증 ... 하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 23페이지 | 2,500원 | 등록일 2011.09.03

다운로드 장바구니
7-segment를 이용한 게임만들기 계획서

/ 목표설계 프로젝트 구성요소 / 제한요소 구현 사양설계 프로젝트 운영 계획설계 프로젝트 진행 일정 계획참고문헌1 - 11소자 / 부품 목록, 소스코드 목록기능명세서설계 프로젝트 목적 ... / 목표디지털 논리장치의 기초적인 처리를 이해한다.2 - 117-segment와 74LS47을 이용하여 디지털 논리회로를 구현한다.디지털 논리회로를 이용하여 간단한 게임을 구현 ... 을 사용할 수 있다)논리회로실험 시간에 배운 IC를 사용한다.가능한 한 최소화해서 일부 IC를 사용한다.수업시간에 배운 내용을 반영해야 한다.3 - 11

리포트 | 13페이지 | 1,000원 | 등록일 2010.10.29

다운로드 장바구니
볼링스코어 레포트

과 목 : 논리회로설계실험과 제 명 : Term Project(볼링점수카운터설계)담당교수 : 조준동 교수님학 과 : 전자전기공학전공제 출 일 : 2011. 06. 21 (화 ... 만을 수행하기 때문에 VHDL로 코딩하여 실제 논리회로 소자를 만들어 이식하였을 때, 주요기능상의 중대한 결점이 발생하지 않는 이상, 유지 보수의 필요성이 없기 때문에 VHDL ... 로 프로그래밍 하기 적합하다고 판단하였다.이 프로젝트의 목표는 논리회로를 VHDL을 이용하여 설계하여 실제 볼링장에서 사용할 수 있도록 하는 것으로 실제 논리회로 제작 전 Test

리포트 | 18페이지 | 5,000원 | 등록일 2011.08.26

다운로드 장바구니
VHDL Decoder and Encoder(post lab입니다) VHDL code 포함

the Experiment이번 실험은 조합논리회로를 이용한 Excess-3 Input Decoder를 이해하고 설계하는 것이다. 즉, Excess-3 Input에 대하 ... , Spartan-3 Board 1개, JTAG cable 1개2. 실 험 결 과 (Results)1) Source Code--Prelab 에서의 소스코드와 달라졌다.library IEEE ... 를 저장하기 위한 변수signal a, b, c, d : std_logic:='0'; -- save a bit, in excess-3 code –-4bit의 변수를 각 bit

리포트 | 11페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
carry look ahead 방식의 이해를 통해서 4bit adder의 설계

목표: carry look ahead 방식의 이해를 통해서 4bit adder의 설계1. CLA 방식의 ADDERSource code 및 code 분석module carry ... 하여 출력한 wave form형태2. Ripple 방식의 ADDERSource code 및 code 분석module fulladd(X, Y, Cin, S, Cout ... 가산기에 의해 전파 됨CP = PQ그림1-1 캐리 발생과 전파 조건그림1-2. 4bit CLA Adder의 논리 선도CLA Adder가 빠른 이유: CG와 CP의 각 함수는 전가산기

리포트 | 9페이지 | 5,000원 | 등록일 2011.06.08 | 수정일 2015.06.21

다운로드 장바구니
[디지털시스템실험(Verilog)] Multiplexer & Logical Unit 결과보고서

값을 'din0'와 'din1'로 두고, selection input값을 'sel'로 두었으며, 1개의 output값을 'dout'으로 두었다.2 to 1 MUX의 논리회로도 ... 의 설계이다. Left Shifter는 실험 당시 완성 코드가 주어졌었으므로, 생략한다.코딩 소스는 아래와 같다.input은 'sign', 'din', 'snum'의 3종류이 ... 하지 않았으므로 시뮬레이션 결과가 없다.코딩 소스는 고찰에서 다루도록 하겠다.Right Shifter의 시뮬레이션 결과는 아래와 같다.첫 번째 결과값은 sign값이 0인

리포트 | 3페이지 | 2,000원 | 등록일 2011.10.05

다운로드 장바구니
논리회로실험 스텝모터 결과보고서

를 좁혀주고 test bench의end time을 3000ns까지 잡았다.3. 결과 검토 및 의견이번 학기에 논리회로 과목을 듣는중이라 아직 클럭과 순서논리회로의개념이 잡히지 않

리포트 | 8페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
vhdl 기본게이트 설계

합니다.과 목 : 논리회로설계과 제 명 : 기본게이트설계[예비]담당교수 : 국 태용 교수님학 과 : 전자전기공학부학 년 : 3학년학 번 : 2005310245이 름 : 노 이환제 출 일 ... 의 ON(1) 또는 OFF(0) 상태를 의미한다.1.2 기본게이트의 종류1.2.1 And 회로- 2개의 조건이 있을 때에 모든 조건을 만족해야 결과가 참이 되는 조건으로 논리 연산자 ... 도록 하는 회로로 논리 함수식에서'-'(bar)또는'`'(prime)로 표시한다. 입력 A가 1이면 출력 Q는 0, 입력A가 0이면 출력Q는 1이된다.1.2.4 NAND 회로NAND

리포트 | 6페이지 | 1,000원 | 등록일 2009.04.25

다운로드 장바구니
PWM 제어 실습

== EvaRegs.CMPR1T == EvaRegs.T1PR위 두 변수를 수정함으로 Duty를 수정할 수 있다. 원본 소스 코드에서 T = 4095로 Ton = ad_data[0](가변저항 ... 하도록 변수를 설정해 준다.[실습 과정]소스를 다음과 같이 수정한다.: main함수 내에 while(1) 구문 안에 T를 매번 초기화 해줄 수 있게 코드를 수정한다.또 ... TESTperiod라는 전역 변수를 선언하고 기본 초기값으로 4095로 초기화 해준다.위의 소스코드로 수정하고 컴파일 후 DSP에 업로드 하면 RealDataMon에서 TESTperiod

리포트 | 7페이지 | 2,000원 | 등록일 2010.06.02

다운로드 장바구니
16V8을 이용한 7-Segment용 디코더 설계

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 72) 설계회로도/Waveform/시뮬레이션 결과 ... 있고 출력도 될 수 있는 핀입니다.20번핀 : Vcc(전원의 (+) 단자)에 연결하는 핀입니다.2) 74LS48- BCD코드를 출력하는데 적합한 IC로써, BCD입력을 디코딩 ... 습니다. 논리기호에 버블이 표시된 것처럼 램프-테스트(Lamp test), 리플-공백입력(Ripple blanking ouput)뿐만 아니라, 모든 출력(a~g)은 액티브-LOW로 동작

리포트 | 46페이지 | 2,000원 | 등록일 2012.04.17 | 수정일 2021.07.04

다운로드 장바구니
[무기체계론A+레포트]주요국가의 사이버전 현황과 방어대책

을 가진 대기업들이 잇따라 공격 당하거나, 타겟형 공격시도를 당하여, 중요 소스코드들이 잇단 유출되었다. 미 정부 조사단은 사용된 제로데이나 악성코드의 수준으로 볼때 고도의 정교 ... 적으로 신호전송을 거부하여 시스템을 계속 시혼대기 상태로 묶어 놓아 상대방의 컴퓨터 시스템을 무력화하는 방법이며, 논리폭탄은 평상시 컴퓨터 내부에 잠복해 있다가 예정된 시간이나 특정 ... 한 명령어가 입력될 때 작동하는 바이러스 폭탄이다.가장 위험한 테러용 무기로 분류되는 것 중에 ‘고출력전자총’이 있다. 고출력 전자총은 컴퓨터가 전자회로로 구성되어 있고 고출력 전자파

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.25

다운로드 장바구니
디지털 논리 회로 텀 프로젝트 디지털 공중전화

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?161. Project 목적? 디지털 논리회로 설계 및 실습 과목의 term project 구현? 칩의 기능과 논리구조의 이해? 지금까지 학습한 내용들을 복합하여 하나 ... 패드마다 숫자를 다르게 출력 시키는 기능 구현을 함에 있어서 그 출력을 다시 BCD 코드로 변환해 쉬프트 레지스터에 입력 시키는 기능을 IC 회로로 구현하는 방법을 참고 문헌 등 ... 부여2. 논리 표현GAL은 기본적으로 칩의 구조상 AND, OR, NOT으로 정의하는 것만 필요하다.< 코딩 소스 >4.5 Shift Register? Shift 원리클럭한번당 한

리포트 | 16페이지 | 4,000원 | 등록일 2011.01.05

다운로드 장바구니
디지털 논리 실험, 7-Segment 제어기 동작 원리와 디코더 결과 보고서

Ⅰ. 실험 결과(1) 소스 코드module SEGMENT_7 (ABCD, SEG);input [3:0] ABCD;output [6:0] SEG;reg [6:0] SEG ... 고 있다. 그림 4의 회로도에서 나타나듯이 입력 신호와 각 segment의 출력 사이에는 서로 다른 논리적 연산을 수행하는 각각의 경로가 존재하며 이로 인해 입력 신호의 변동에 대해 ... 그림 10진/BCD 우선 엔코더의 A-비트 출력에 대한 논리 회로그림 10진/BCD 우선 엔코더의 B-비트 출력에 대한 논리 회로그림 10진/BCD 우선 엔코더의 C-비트 출력

리포트 | 6페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
논리회로실험 디코더 결과보고서

1. 예비조사 및 실험 내용의 이해 1.1 디코더 디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 ... primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity decorder is Port ... 정보로 바꿔 주는 조합 회로를 말한다. 일반 적으로 디코더는 n개의 입력선과 최대 2n개의 출력선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력선

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
기본논리게이트 결과보고서

? 실험순서① 디지털 실험기관 위에 7408 AND 게이트를 이용하여 논리게이트 실험회로 (a)를 구성하고 데이터 스위치 SW₁과 SW₂를 각각 A, B에 연결하고, SW₁과 SW₂ ... , 7400 NAND 게이트, 7402 NOR 게이트, 7486 XOR 게이트를 이용하여 논리게이트 실험회로 (b), (c), (d), (e)를 구성하고 절차 (l)을 반복하여 표 ... mv1(2) NAND 및 NOR 게이트의 응용입력출력AB회록(f)회로(g)전압논리전압논리00144.48mv0151.67mv0014.532v1152.04mv0104.532v1151

리포트 | 12페이지 | 1,000원 | 등록일 2009.09.21

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기