"논리회로소스코드"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

엘리베이터 회로 atmega128 논리회로 vhdl stopwatch ALU verilog 도어락 라인트레이서 bcd가산기설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로소스코드" 검색결과 181-200 / 302건

순차회로 설계 - FSM 예비보고서

4 = S7=S8, S5=S9(3) 소스 코드4. 출처 (Reference)아이캠퍼스(논리회로설계실험) 12주차 강의자료 : www.icampus.ac.krFSM :http ... 과 목 : 논리회로설계실험과 제 명 : 순차회로 설계 - FSM담당교수 :담당조교 :학 과 : 전자전기공학과학 년 : 3학 번 :이 름 :제 출 일 : 2014. 5. 22논리 ... (finite automaton, FA; 복수형: 유한 오토마타 finite automata)라고 하며 컴퓨터 프로그램과 전자 논리 회로를 설계하는데에 쓰이는 수학적 모델이다. 간단히

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[Flowrian] 4 Bit Binary Counter (TTL 74163) 회로의 Verilog 설계 및 검증

한다. 논리회로는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.설계는 Verilog 언어 ... 에는 게이트들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL, Register Transfer Level)에서 동일한 논리를 구현하도록 설계 ... 본 회로는 4 비트 바이너리 카운터 회로 (TTL 74163) 으로서 0에서 15 까지의 이진수를 순차적으로 세는 카운터이다. 리셋을 포함하여 모든 신호는 클럭의 상승에지에 동기

리포트 | 6페이지 | 1,000원 | 등록일 2012.08.27

다운로드 장바구니
정보컴퓨터 임용시험 기출문제 분석

론ICT 활용 수업20045자료구조S5"알고리즘, getnode, 이진트리"20048데이터베이스D6"뷰, SQL"200413컴퓨터구조C3"8421코드, BCD코드, 조합논리회로 ... "2014전공A5컴퓨터구조C1논리회로2014전공A6자료구조S5후위 순회2014전공A7프로그래밍 언어론P7"부프로그램, 값전달방식, 참조전달방식"2014전공A8데이터베이스D6SQL ... 데이터베이스D5관계대수20079운영체제O5"라운드로빈, 문맥 교환, 타임슬라이스"200710운영체제O6"읽기/쓰기 프로세스, 세마포"200711컴퓨터구조C1"조합논리회로, PLA

시험자료 | 16페이지 | 2,000원 | 등록일 2016.09.05

다운로드 장바구니
[논리회로과제]해밍코드 4 Input 7 Output ENCODER,DECODER 만들기

4비트의 입력을 받아 7비트의 해밍코드를 출력하는 인코더를 만든다.A,B,C,D는 정보비트, H1에서 H7는 해밍코드이다. 왼쪽 그림의 entity와 entity안 ... 의 architecture을 구성하여 해밍코드가 출력되도록 하는 vhdl을 구성하고 testbench file로 simulation하여 입력값과 출력값을 비교한다.이를 통하여 수업시간에 배운 vhdl을 응용해보고 이해하는 것이 이번 과제의 목적이다.

리포트 | 15페이지 | 4,000원 | 등록일 2013.01.21

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라 ... 를 확인하는 과정에서 조교님께서 직접 Quartus 프로그램을 이용하여 하였다.4. 최종 선택 알고리즘의 VHDL 소스코드 및 설명- 그냥 긁어오면 코드와 주석을 구별하기 어려워서

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[Flowrian] BCD to 7-Segment Decoder (TTL 7448)의 Verilog 설계 및 시뮬레이션 검증

는 RTL 수준의 코드에서 자동으로 생성될 수 있고, Verilog 언어로 설계를 배우는 독자에게는 RTL 수준의 코드가 보다 교육적이기 때문이다.TTL 7447 회로와 논리적 동작 ... 들로 구성된 조합논리회로도가 제공되지만 본 문서에서는 레지스터 전송 수준 (RTL, Register Transfer Level)에서 동일한 논리를 구현하도록 설계한다. 논리회로 ... TTL 7448 회로는 4 비트의 BCD 값을 받아 7 세그멘트 (Segment) LED를 구동하는 신호로 변환하는 디코더 회로이다. TTL 7448 회로에 대한 문서에는 게이트

리포트 | 10페이지 | 1,000원 | 등록일 2012.05.07

다운로드 장바구니
전전컴설계실험2-9주차예비

.Introduction.(1)Purpose of this Lab이번 실험은 순차 논리 회로에 대해 기본 개념을 이해하고 4-bit up counter, 8-bit up down counter ... , 응용과제의 Moore State machine을 구현함으로써 순차 논리 회로를 직접 설계하는 과정을 통해 이론적인 내용과 실제 Simulation과 하드웨어 장비동작으로 검증 ... /W 의 Project에 Veliog 코드를 이용하여 자판기동작회로를 설계한다..2. 자판기동작회로를 Synthesize - XST Compile 과정을 거쳐 Compile한다3

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
Verilog HDL

de제외하고는 무시공백(blank)과 탭은 문자열에서 의미 있게 취급주석(comment)HDL 소스코드의 설명을 위해 사용되며, 컴파일과정에서 무시됨단일 라인 주석 문 ... 에 의한 회로 생성과 설계 변경이 용이설계의 질 향상우수하고 광범위한 하드웨어 기술 능력, 상위 수준의 설계 가능다양한 설계기법의 검색에 의한 최적화 도달선택적 최적화 기법을 이용 ... 이 되는 모듈(Design Under Test; DUT)의 인스턴스*시뮬레이션 입력에 대한 DUT의 반응(response)을 관찰하는 구문Verilog HDL의 논리값Verilog

리포트 | 57페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
논리회로설계실험 프로젝트 라인트레이서

논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 내용과 방법(1) 설계 내용1) 소스 코드line tracer_1line tracer_2line tracer_3line tracer_4line tracer_52) 핀 할당(2) 설계 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답

리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
[컴퓨터공학기초설계및실험2 보고서] Ripple-Carry Adder (RCA) design

이해하고 이해한 가산기 내용을 바탕으로 RCA를 설계하는 데에 목적이 있다.원리(배경지식)Adder(가산기)는 입력에 의해 출력이 결정되는 조합 논리 회로(combinational ... circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이며, 종류로는 반가산기와 전가산기가 있다.* 반가산기반가산기란 1비트의 2개 ... 의 2진수를 덧셈하기 위하여 사용되는 조합 논리회로이며, 2개의 입력단자와 2개의 출력단자를 가진다. 아래의 표는 2개의 입력신호에 따른 출력신호를 나타낸 것이다. 즉, 덧셈

리포트 | 20페이지 | 2,000원 | 등록일 2015.04.12 | 수정일 2015.04.24

다운로드 장바구니
6장 인코더와 디코더, 7장 멀티플렉서와 디멀티플렉서

*************00001000100000000010000100000000110000100000010000000100000101000000100001100000000100011100000000101000000000000110012. 그림 6.3은 BCD-to-3 초과 코드 변환회로이다. 출력전압을 측정하여 표 6.4에 기입하시오.그림 6.3 ... DataselectS0S1D0D1010123MUX표 7.1 4×1 MUX의 진리표입력출력S1S200110101D0D1D2D3이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보 ... 7.2 4×1 MUX에 대한 논리 회로.2. 디멀티플렉서(Demultiplexer)디멀티플렉서(DMUX)는 멀티플렉서와 반대 기능을 한다. 디멀티플렉서는 하나의 입력선으로 데이터

리포트 | 8페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제

한 소스 최종 검토 및 시뮬레이션이론적배경 데이터에 대하여 실제적으로 산술 및 논리 연산을 수행하여 2 진수를 저장하는 역할을 하는 unit. ALU 란 ? Control Unit ... Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티 ... , MaxII , Orcad , C 中 택 11 차 6/2 AM 10~11 : 참고자료조사 , 이론연구 , 보고서작성 : 회의록작성 , 이론연구 , Tool/ 소스 검토 : 이론연구

리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28

다운로드 장바구니
VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

) 신호는 Q(7) 신호로 전달이 이루어진다.5-3> write VHDL codes고생 끝에 만든 소스 코드이다. 어떤식으로 소스코드를 변경할까 생각하다가, 강의시간에 배운 for 재철 ... VHDL codes위의 코드에서 보면 알 수 있듯이 이번에도 교안과 다르게 작성하라는 조교님의 지시가 있었다. 이번에는 복잡하게 하나하나 input 값을 지정해 주는 과정이 너무 ... inputs and 2 outputs-describe its functional behaviors-write VHDL codes -> refer to in the

리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... . FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
전자공학실험1 실험7장 결과보고서 : 디코더와 멀티플렉서

문제1) n-to-2n 디코더는 2n개의 모든 minterm 출력을 내는 AND array로 보면 n개의 입력 변수를 갖는 조합논리회로 설계에 유용하게 사용될 수 있다. 3×8 ... 레벨 AND-OR 구조이어서 단일 출력을 갖는 sum-of-products 형태의 조합논리회로 설계에 유용하게 사용될 수 있다. Dual 4×1 MUX를 이용하여 전가산기를 구현하라. ... 디코더와 동작 원리를 익히고 7-segment LED에 display하는 모양에 따라 디코더를 설꼐할 수 있도록 한다. 멀티플렉서의 동작과 기능을 익히고 여러 소스의 데이터를 한

리포트 | 4페이지 | 1,000원 | 등록일 2013.01.31

다운로드 장바구니
VHDL을 이용한 7-Segement Top 코드 및 시뮬레이션

1101101000000 0001x0110000000000 000011111110000000 00000Dont' care▶소스코드 및 시뮬레이션 결과?ProcInput code세그먼트 키의 우선 ... (DP)이 붙는 경우도 있다.▶진리표 대수식 및 회로도?세그먼트의 진리표displayAYA(0)A(1)A(2)A(3)abcdefg ... ‘를 표현하기 위해서 a,c,d,e,g에는 불이 들어오고 b와f에는 불이 들어오지 않는다. 바꿔서 표현하면 a,c,d,e,g는 논리값 1을 가지고 b와f는 논리값 0을 가지는 것이

리포트 | 8페이지 | 2,000원 | 등록일 2010.12.27

다운로드 장바구니
디지털 논리 게이트(band,bnor,bnand,bnor,1비트 전가산기) 스위치 모델 베릴로그 표현

코드bnand 게이트(트랜지스터 레벨)1)소스 코드2)테스트 벤치 코드bnor 게이트(트랜지스터 레벨)1)소스 코드2)테스트 벤치 코드1비트 가산기 회로(트랜지스터 레벨)1)소스 ... 소개글Verilog HDL을 이용한 디지털 논리 회로 게이트(band,bor,bnand,bnor,1비트 전가산기)를 Transistor Level모델을 이용하여 기능 구현을 코딩 ... 하고 이를모델심을이용하여 확인해 본다.(작성자:탁형옥 2012.7.28)목차band 게이트 (게이트레벨)소스 코드테스트 벤치 코드bor 게이트 (게이트레벨)소스 코드2)테스트 벤치

리포트 | 13페이지 | 3,000원 | 등록일 2012.07.28

다운로드 장바구니
[최신/합격] 문서실무사 1급 필기 주요 총정리 (2급 포함)

. 취급 유형에 따라1) 디지털 컴퓨터- 용도 : 사무용 및 개인용- 연산 : 사칙연산 및 논리연산- 구성회로 : 논리회로- 기타 : 이산적인 데이터(숫자, 문자)를 입력하여 숫자 ... 다.- 특징: 정보 교환 시 충돌이 없고 외국 소프트웨어의 한글화가 쉽우나 기억공간을 많이 차지한다. 정보 교환용 코드로 사용.2. 조합형(KSx1001)- 표현방식 : 초성/중성 ... /종성 코드 값의 조합이다.- 표현 글자 수 : 한글 11,172자를 표현한다.- 표현 바이트수 : 영문/숫자/공백은 1바이트, 한글/한자는 2바이트이다.- 특징 : 한글의 대부분

시험자료 | 34페이지 | 1,500원 | 등록일 2014.07.13

다운로드 장바구니
[Flowrian] Mealy & Moore 타입 Level-to-Pulse 변환기의 Verilog 설계 및 시뮬레이션 검증

가지 종류의 설계가 제시된다. * Mealy 타입 상태도의 레지스터 전송 수준 설계 (2절) * Mealy 타입 논리회로도의 구조 수준 설계 (3절) * Moore 타입 ... 상태도의 레지스터 전송 수준 설계 (4절) * Moore 타입 논리회로도의 구조 수준 설계 (5절)각각의 설계에 대하여 동작 원리를 설명하였고, 레지스터 전송 수준에서 설계 ... 된 Verilog 소스를 공개하였으며, 테스트벤치로 검증 파형을 정의하여 시뮬레이션으로 검증하였다. 시뮬레이션 검증파형으로 정상 동작을 검증하였다.CAD 툴은 (주)시스템 센트로이드의 Flowrian으로 Verilog 코드를 설계하고 시뮬레이션 검증 하였다.

리포트 | 18페이지 | 2,000원 | 등록일 2011.09.06 | 수정일 2014.08.19

다운로드 장바구니
Post lab - BCD to Excess3 code converter !! (A+리포트 보장)

수 있따. 이때 조교님께서 직접 LCD 전환 소스를 추가해서 확인해 주셨다.< 1조에서 작성한 BCD to Excess-3 code >< LCD 화면>조교님께서는 코드변환이 정확 ... coding 후 SAVE 및 Syntax check3) Assign Package Pins 에서 pin 할당4) Synthesize – XST (논리소자 합성하기 ... 무리하게 coding을 했다. 그 결과 뜻하지 않은 오류가 발생하게 되었다. 그래서 실험시에 다른 code를 직접 효율적으로 짜봤다. Test bench 코드에는 정석이란 것

리포트 | 14페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기