"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 741-760 / 4,713건

논리회로 설계 실험 계산기 설계

계산기 설계1. Introduction1)LCD를 이용하여 계산기를 설계 할 수 있다.2)LCD출력 특성에 대해 알 수 있다.3)FPGA 보드에 있는 다양한 스위치들을 다뤄 볼 수 있다.4)여러 개의 entity가 어떤 구조로 실행되는지 생각해봄으로써 VHDL 프로그램..

리포트 | 21페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로 설계실험 농구전광판

을 검색한 결과 이 현상이 채터링 현상임을 알 수 있었다.?채터링전자 회로 내의 스위치나 계전기의 접점이 붙거나 떨어질 때 기계적인 진동에 의해 실제로는 매우 짧은 시간 안에 접점이 붙 ... 었다가 떨어지는 것을 반복하는 현상. 이는 회로에 나쁜 영향을 끼치므로 제거해야 한다.다시 말해서 스위치를 누르고 땔 때 스위치가 바로 떨어지는 것이 아니라 순간 적으로 여러 번

리포트 | 24페이지 | 2,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로 설계실험 shift register

의 값에 따라 회로가 본격적으로 동작하게 된다.enable 이 L이면 Q는 이전 값을 유지하게 되고, H이면 mode의 값에 따라 그리고 dir의 값에 따라 shift의 종류와 s ... 는 port. clock과 동기로 작동한다.dir : shift direction을 표시해주는 port.mode: 회로 동작의 mode를 결정 해주는 port.pi: 4비트 데이터 입력 ... port.q: 4비트 데이터 출력 port.표 각 port 설명이 회로는 비동기 reset 및 동기 enable로 동작하는 회로이다. 이 회로의 특성을 if-elsif 구문으로 구현하면 다음과 같다.if(reset = '0') thenin_q

리포트 | 9페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
[아주대] 논리회로실험 6장 예비(Latch & Flip-Flop)

Experiment 6 Latch & Flip-FlopOBJECTIVES실험을 통해 여러 가지의 flip-flop 회로를 구성하고 filp-flop의 동작과 원리를 알아본다 ... , 74HC76, 74HC10, LED, 330Ω저항, 74HC574 PROCEDURES실험1)위와 같이 NAND gate를 이용하여 R-S F/F회로를 만들고 각각 입력C와 S, R ... 에 따른 진리표를 작성한다.실험2)위와 같이 NAND gate와 inverter를 이용하여 D F/F회로를 구성하고 각각의 입력 D와 C에 다른 출력을 관찰하고 진리표를 작성

리포트 | 10페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
게이트 및 조합논리회로 dld 디지탈논리회로실험

1. 실험관련 이론1. 논리회로와 게이트논리 회로는 비연속적(Discrete)인 신호를 다루는 회로인데 특히 두가지의 비연속적인 신호를 다루는 회로를 Binary Digital ... .㉧ 논리식의 최소화 : 부울 대수의 법칙이나 정리를 이용하여 논리식을 간단하게 할 수 없을 정도로 간단하게 만드는 것.3) 도시법에 의한 간단화2. 실험계획1. 논리회로게이트 ... 에 대하여 논리식, 기호, 진리표등을 만들 수 있는가?2. 직접 실험하여 얻은 진리표와 pspice상에서 얻은 결과값을 대조하여 보자.3. 논리회로를 간단히 하기 위한 카르노맵을 제대로

리포트 | 5페이지 | 1,000원 | 등록일 2008.03.14

다운로드 장바구니
[아주대] 논리회로실험 6장 결과(Latch & Flip-Flop)

었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 1 ... >INPUT해 주면 오차가 많이 발생할 수 있었기 때문이었다.< 실험 2 , 실험 3 >< 실험 2 > 회로도< 실험 3 > 회로도실험2와 실험3에서는 logic gate들을 이용해서 구성 ... 한 D flip-flop회로와 실제 D flip-flop 소자의 입출력 결과를 관찰하고 비교하였다.실험2에서 D flip-flop은 R-S flip-flop에서 R 스위치와 S

리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[아주대] 논리회로실험 3장 결과(가산기 & 감산기)

연산하여 진리표를 작성했는데, 이 또한 맞게 회로를 구상해서 결과 값이 예상한 논리연산에 맞게 출력되었다.세 번째 실험은 반 감산기에 관한 실험이었는데, XOR gate(74HC86 ... ( 반가산기 )회로도실험 예상 진리표INPUTOUTPUTABSC*************101실제 실험 결과 & 사진 ... >실험 2 ? Full Adder ( 전가산기 )회로도실험 예상 진리표INPUTOUTPUTABC _{i}SC _{o

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
[아주대] 논리회로실험 3장 예비(가산기 & 감산기)

한다.두 개의 2진수를 더하는 조합논리회로를 반가산기(Half adder, HA)라 부르며 두 개의 2진수와 더불어 자리올림수도 더해주는 조합논리회로를 전가산기(Full Adder ... 86(2-input exclusive-or gate)PROCEDURES실험 1) 아래와 같은 반가산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인 ... 한다.실험 2) 아래와 같은 전가산기 회로를 bread board에 구성하고 모든 조합에 따른 올바른 결과를 확인한다.실험 3) 아래와 같은 반감산기 회로를 bread board

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
[논리회로실험] 플립플롭과 래치

1. 실험목적- 순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2. 관련이론 ... 자리 (trailingedge)에서 트리거 되므로 이들을 특히 에지 트리거(edge-triggred) 플립 플롭이라고 부르는 경우가 많다. 그림에 RS-플립 플롭 회로를 나타내 ... 지면 플립 플롭 회로를 전파하는 시간 만큼 지연된 후 추력 Q=1 이 나타난다. 그러나 클록 펄스의 지속 시간이 보다 커서 계속 1의 상태로 머물고 있으면 J=1, K=1 이고 Q

리포트 | 3페이지 | 1,000원 | 등록일 2008.05.13

다운로드 장바구니
논리회로실험 부울대수 및 조합논리회로 설계.hwp

◆ 제목실험 3. 부울대수 및 조합논리회로 설계◆ 목적(1) 부울대수의 공리 및 정리들을 공부한다.(2) 조합논리회로 설계방법을 공부한다.◆ 이론1. 부울 대수의 기본 정의 ... 회로와 시스템의 연산을 표현하고 구성하는데 간략화된 부울식을 이용함으로써 쉽게 회로를 구성할 수 있다.(1) 기본 2진 논리와 진리표 표현0과 1의 두 값을 시스템에 적용하는 것 ... 과 승산은 논리회로에 있어서 OR과 AND동작과 같으며, OR 연산을 논리합(Logical Sum), AND 연산을 논리곱(Logical Product)이라 한다. 논리 변수

리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
논리회로 실험 CMOS 만점 레포트 입니다.

실험 2 .CMOS 회로의 전기적 특성실험 1. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 Vcc를 위해 2개 채널을 모두 사용 ... 은 회주었다. 회로는 오른쪽 사진과 같이 구성하였고, 순서에 맞게 측정 하였다.먼저 Vcc, Vin는 모두 4.5V로 설정해 주었다. 오실로스코프는 지난 실험과 마찬가지로 X-Y모드 ... . Resistive Load(1) Vcc = 4.5로 하고 다음과 같이 회로를 구성한다.①회로구성(실험 3-1)실험 3의 첫 번째 실험을 하기 위해 윗 그림과 같이 회로를 구성하였다. . IC

리포트 | 11페이지 | 3,000원 | 등록일 2009.03.26

다운로드 장바구니
Basic gate에 관한 논리회로 실험 결과 보고서

에서 구성한 3-input OR, NAND, NOR gate에 대해서도 위 실험 (1)과 같이 행하여 각각의 truth table을 완성하라.(a) 3-INPUT OR GATE3 ... NOR gate truth tableINPUTOUTPUTABCL2LLLHLLHLLHLLLHHLHLLLHLHLHHLLHHHL(3)그림 2의 회로를 구성한 후 입력 A, B에 대한 X ... (a)와 (b) 회로를 구성한 후 각점 (X, Y, U, V, W)에서의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과 값을 이용하여 De Morgan`s theory

리포트 | 8페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
[논리회로실험] Mux and Demux (결과)

, 74HC139 1개3. 실험방법 및 결과(1) 실험1 멀티플렉서1) Enable 입력을 갖는 4X1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성 ... 1. 실험목표1) 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.2. 실험 장비 및 부품1) DC 전원 ... NAND게이트에는 4개의 단자중 3개의 단자에 H가 입력되고 있어서 첫 번째 NAND게이트에서 출력되는 값에 따라 H와 L의 결과값이 결정된다.이는 실험을 통해서도 확인되었으며 결과

리포트 | 6페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 래치와 플립플롭 (예비)

1. 실험목표1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2) Latch의 특성을 확인하고 회로를 구성할 수 있도록 한다.3) Latch와 flip ... ) NOR Gate를 이용한 R-S F/F회로도Truth Table논리식2) 실험에 사용되는 IC칩① 74HC74(Dual D Flip-Flop with Set and Reset ... -flop의 차이점을 이해한다.2. 실험 장비 및 부품1) 오실로스코프2) IC : 7400 2개, 7404 1개, 7476 2개, 7410 1개, 7474 1개3. 실험관련 이론1

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 시프트레지스터와 카운터 (결과)

+50+50+50060+50+50+5표 3모든 CLK에 Serial Data를 입력하여모든 LED가 켜진 상태2) 집적회로 시프트 레지스터이 실험은 7496 5비트 shift ... 1. 실험목표1) 시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다.2) 2진 시스템에서의 숫자 표시를 이해하고 2진 카운터에 대해 알아본다.3) 비동기식 카운터와 동기 ... 식 카운터의 구조와 동작 원리에 대해 이해하고, 여러 가지 카운터의 구성 방법도 알아본다.2. 실험 장비 및 부품1) 5V 전원2) 오실로스코프3) 함수 발진기4) IC

리포트 | 8페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로실험 논리게이트결과보고서

실험제목: 논리 게이트(결과보고서)1. 예비조사 및 실험 내용의 이해1.1 게이트의 종류AND gate - 입력값 모두 1일때 출력 1, 그 밖은 0OR gate - 입력값중

리포트 | 5페이지 | 1,500원 | 등록일 2008.01.14

다운로드 장바구니
[논리회로실험]실험1예비보고서 Basic Gates

실험 목적기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean ... 을 0으로 바꾼다모든 0을 1로 바꾼다.각 논리 변수는 그대로 둔다.예) 0 + A = A → 1·A = A , A + A = A → A·A = A논리함수의 부정논리 회로의 부정 ... 논리회로의 특징은 입력이 서로 배타적일 때, 즉 서로 다를 때 출력이 “1”이 되며 입력이 서로 같은 값일 때에는 출력이 “0”이 되는 논리적인 특징을 가진 gate이다.NAND

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험] Mux and Demux (예비)

, 74HC139 1개3. 실험관련 이론1) 3상태 버퍼(3Stated Buffer)지금까지 논리회로는 출력으로 반드시 "1"또는 "0" 이외에는 "하이 임피던스"나 "플로팅 ... 1. 실험목표1) 멀티플렉서(Multiplexer)와 디멀티플렉서(Demultiplexer)의 원리를 이해하고 실험을 통해 동작을 확인한다.2. 실험 장비 및 부품1) DC 전원 ... 다.3상태 버퍼와 스위치쌍방향성 버퍼2) 실험에 사용되는 IC칩① 74HC20(Dual 4-input NAND gate)PIN CONFIGURATIONLOGIC DIAGRAM②

리포트 | 10페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로설계실험 스텝모터 제어기의 설계

1.VHDL 코드library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity motor2_rot isport (CLK_4M : In s..

리포트 | 6페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[논리회로실험]실험1결과보고서 Basic Gates

gate에서는 하나의 AND gate와 하나의 NAND gate를 이용하여 회로를 구성하여 출력 논리값을 얻었다. 3-input NOR gate는 하나의 OR gate와 하나 ... 의 NOR gate를 사용하여 구성하였으며 그에 따라 출력 값을 유추하였는데 이는 실험 출력 값과 일치함을 확인 하였다.그림 2의 회로를 구성한 후 입력 A, B에 대한 출력 X, Y ... 3-input AND gate인데, A,B두 입력이 AND gate로 들어가 그 출력값과 C값이 AND gate로 들어가 그 출력을 구하는 실험이

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니

이전10개 33 34 35 36 373839 40 41 42 다음10개

파워링크

신청하기