"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 801-820 / 4,713건

[논리회로실험]실험3결과보고서 가산기,감산기

7400으로만 구성하라고 하여 이렇게 회로를 구성하여 실험을 하였다. 이번 실험 역시 시뮬레이션을 돌려보았는데 그 결과 논리값과 실험에서 나온 논리값이 완벽히 일치함을 확인 ... 으로 들어가 논리값이 출력되었다. 이번회로역시 시뮬레이션 결과와 실험 결과 값과 완벽히 일치함을 확인하였다. ... 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.XYCS0*************10 이 실험은 두 출력값의 가산을 하는 회로로써 단순히 2개를 더하는 값이 출력

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[아주대] 논리회로실험 10장 예비(DA & AD converter(DAC & ADC))

> < OP amp 741 >< 74HC90 >PROCEDURES< 실험 1 >위와 같이 D/A converter회로를 구성한다. 74HC90은 clock신호에 따라 counting ... 저항에 68kOMEGA 을 병렬로 연결하고 파형을 그린다. 그리고 68kOMEGA 이 없을 때와 비교한다.< 실험 2 >실험1 회로의 출력단에 위와 같은 비교기 회로를 추가한다. 1 ... >실험 2)가변 저항을 2번핀에 연결시키고 가변저항의 전압이 각각의 값이 될 때의 예상 결과전압값은 곧 analog신호의 값을 의미하므로 직접적인 ADC는 아니지만 실험2의 회로

리포트 | 8페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[아주대] 논리회로실험 10장 결과(DA & AD converter(DAC & ADC))

전압을 사용했다.< 실험 1 : DAC >< 실험 1 > 회로도● 실험1 : DAC- Single pulse clock으로 single pulse를 가하여 D/A c ... 기를 이용하여 계단 파형(1KHz)이 나오는지 관찰하고 파형을 그려라.< 실험1 > 실험 결과 사진구성한 회로 사진Rf=1.5k OMEGA Rf=2.7k OMEGA실험1은 위 ... 의 회뢰도와 같이 D/A converter회로를 구성하였다. 실험 전 예비 보고서에서는 OP-amp를 저항에 연결했지만, 실험 전 조교님이 ground에 접지하고 가변저항을 사용하지 않

리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[논리회로실험]실험3예비보고서 가산기,감산기

에는 serial과 parallel 2가지의 방법이 있다. 이 두 방법의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4 ... 되며 이 단점을 보완키 위해 look-ahead Carry 가산기가 있다.< 4-bit 병렬 회로> 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리회로를 구성하시오 ... .YX01001100YX01001110 B = X’YD = X’Y + XY’ 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시오.ZXY

리포트 | 8페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로실험]실험7결과보고서 복호기와 부호기

였다.3진 카운터이 실험에서는 카운터 각각의 카운트 상태를 디코딩할 것이다. 그림 4의 회로를 연결하고 다음의 파형을 그림 5에 그려라.출력 A의 파형출력 A’의 파형출력 B ... Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.Ⅱ. 실험 결과2단 2진 카운터그림 2 ... 의 회로를 구성하여 그림 3에 다음의 파형을 그리시오.출력 A의 파형출력 A’의 파형출력 B의 파형출력 B’의 파형7420의 NAND gate의 4, 5번핀은 연결하지 않고 다음의 파형

리포트 | 10페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
논리회로실험 - 플립플롭 및 래치

◈제목- 플립플롭 및 래치 ( Flip-Flop , Latch)◈목적순차식 논리회로의 기본 소자인 플립플롭과 래치의 여러 종류( D타입, T타입, RS타입, JK타입)에 대한 ... 기능의 차이를 알아보고 동작조건을 확인한다.◈이론※ 플립플롭의 동작과 종류순서논리 회로(Sequential logic circuit)는 현재의 입력 신호뿐만 아니라 일정 시간이 지난 ... 후에 출력 신호의 일부가 입력으로 궤환(Feedback)되어 출력 신호에 영향을 주는 회로이다.실제로 디지털 시스템은 조합 논리 회로만으로 되어있지 않고, 조합 논리 회로에 기억

리포트 | 6페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
논리회로실험 D/A and A/D converter

실험 12. D/A and A/D converter1. 실험 목적D/A 와 A/D Converters 구동방식에 대하여 연구해 보고 실제 회로를 구성하여 그 결과를 검토해 본다 ... , 사다리꼴 회로망의 설정 시간, 비교기의 지연 및 설정 시간등)을 고려 할수 있다. 그림⑦에 있는 논리 블록의 점선 안쪽 부분 또는, 그것과 동일한 배열은 단일MSI칩으로 구성 ... .2. 실험 관련 이론○ D/A Converter: D/A Converter는 N-비트의 디지털 word를 받아들여, 아날로그 표본을 만들어 낸다.1) 2진수로 가중된 저항형 사다리

리포트 | 10페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
아주대_논리회로실험_예비5_래치와 플립플롭

한다.◆ LatchLatch는 하나 이상의 비트를 저장하기 위한 논리회로이다. 전기적으로 두개의 안정된 상태를 가지고 있어 입력된 하나의 비트 신호를 저장할 수 있고, 입력과 출력신호 변화 ... 실험 5. 래치와 플립플롭(Latch & Flip-Flop)1. 목적여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2. 이론◆ Flip-Flop플립플롭은 그림 ... 7-6에 나타낸 것과 같이 제어신호와 클럭 신호를 입력으로 갖는 기억소자로, 다양한 종류(SR, JK, D, T 플립플롭 등)가 있다. 각 플립플롭에 대한 회로 및 동작 특성

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
논리회로설계실험 D-FF , 8bit Register 설계

1)D-FF 설계 library IEEE;use IEEE.std_logic_1164.all;entity dff isport( d, clk : in std_logic;sim:/tb_dff/u1/clk sim:/tb_dff/u1/d sim:/tb_dff/u1/q1 sim:..

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
논리회로실험 복호기와 부호기(Decoder & Encoder)

거나 입력 단자에 나타낸 정보를2진 코드화 하여 출력시키는 회로이다. 디코더와 반대의 동작을 한다.인코딩 할 때는 출력코드의 각 비트에 대해 논리연산 OR가 필요하다.인코더는 2n개 ... 실험 7. 복호기와 부호기(Decoder & Encoder)Ⅰ. 목 적카운터를 이용해 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해실험하고 그 동작 ... 는장치가 필요하다. 2진수 코드로 되어있는 것을 10진수로 나타내거나 여러개의출력 중에서 입력보드에 대응하여 1개만 출력하는 회로를 해독기 또는 디코더라고 하고 이와 반대로 10

리포트 | 6페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
[디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)

, Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로 ... 실험목적- 한 학기 동안 직접 실습하며 배운 내용들을 모두 총합하여 하나의 결과물로 완성 시킬 수 있다. 배경이론1) FSM(FInite State Machine)-FSM은 유한 ... . 2) Counter-반복해서 일어나는 현상의 수를 세는 장치이다. Flip-flop 회로로 구성한 2진 counter나 n진 counter, ring counter

리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

디지털회로실험예비 보고서(제 5장 기본 연산회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 5장 기본 연산회로1. 실험 목적 및 기본 개념실험 목적: 연산 ... 회로의 기초가 되는 반가산기, 전가산기, 반감산기, 전감산기의 구성 및동작 특성을 실험을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 ... 조사2.1 반가산기(HA : Half Adder)반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
산술논리연산회로(ALU) 실험 예비보고서

REPORT실험5장. 예비 보고서산술논리연산회로1. 실험 제목-산술논리연산회로(ALU : Arithmetic Logic Unit)2. 예비보고서(1) 전가산기(full adder ... ?Boole 함수식.?Logic Diagram(2) ALU의 기능에 대해 설명하라.-ALU는 컴퓨터의 중앙처리장치의 일부로서, 컴퓨터 명령어 내에 있는 연산자들에 대해 논리연산

리포트 | 3페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
[논리회로실험] 디지탈 시계

2. 디지털 시계에서 구현한 기능 1) 32768Hz의 발진회로를 이용하여 digital 시계를 제작. 2) 시간, 분, AM/PM을 display. 3) 시간이 12가 될

리포트 | 1페이지 | 3,500원 | 등록일 2005.05.25 | 수정일 2015.12.08

다운로드 장바구니
디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)

1. 작품 구상 디지털회로 실험 및 설계 시간에 우리는 여러 가지 디지털논리소자들에 대해 배웠다. 처음엔 간단한 논리게이트들로 시작하여 여러 플립플롭들과 먹스, FND, 그리고

리포트 | 6페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
논리회로실험- 디코더 예비보고서

실험4. 디코더-목적카운터의 디코딩의 코드변환 동작에 관해 알아본다.-이론- 디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중입력, 다중출력 논리회로 ... 에서 각 이력 코드워드는 서로 다른 출력 코드워드를 생성한다. 디코더 회로의 일반적인 구조는 다음의 그림과 같다. 만약 enable 입력이 존재한다면, 디코더가 정상적인 함수를 수행하기 ... 사용되는 디코드 회로는 n-to-2n 디코더 혹은 이진 디코더(binary decoder) 이다. 이러한 디코더는 n-비트 이진 입력 코드와 1-out-of-2n 출력코드를 갖

리포트 | 5페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
논리회로 실험 Bistable or flip-flop[예비 + 결과] 레포트

한다. 다. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다2. 기본 이론(배경 이론) 플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로 ... 로 CLK이 인가되기 전에는 전에 상태를 그래도 유지하는 기억회로이다. 또, 플립플롭의 입력 신호가 교류 결합 회로를 통하여 인가되는 형식의 것을 교류 결합 플립플롭, 직류 ... 결합 회로를 통하여 인가되는 형식을 직류 결합 플립플롭이라고 한다. 클록 펄스 입력 단자로 클록에 동기시켜 입력 신호를 주는 동기식의 플립플롭과 클록을 이용하지 않고 입력 신호

리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101 ... 가 제대로 되었는지 확인해본다.2. Design(1)어떠한 회로를 설계할 것인가-4bit Carry Lookahead Adder1)우리가 오늘 설계할 가산기이다. 크게 세 가지 ... bit CLA-내부 4bit Lookahead Carry Generator의 Gout, Pout 값이 그대로 Gout,Pout으로 출력[그림 4] 4bit CLA(2)어떻게 이 회로

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털논리회로실험 예비리포트 10. 동기식 카운터

디지털논리회로 실험 자필 예비리포트10. 동기식 카운터다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니

이전10개 36 37 38 39 404142 43 44 45 다음10개

파워링크

신청하기