"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

레포트 전전설2 verilog 논리회로실험2 논리회로 설계 FPGA 사칙연산 텀프로젝트 회로 논리회로실험 7 세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 701-720 / 4,962건

[아주대] 논리회로실험 5장 예비(Decoder & Encoder)

PROCEDURES실험1)74HC08과 74HC04를 이용하여 아래의 encorder 회로를 구성하고 출력 단에 저항과 LED를 이용하여 출력 값을 LED로 측정한다. 입력 스위치에 변화에 따른 ... Experiment 5 Decoder & EncoderOBJECTIVES- 디코딩(Decoding)과 인코딩(Encoding)의 코드 변환 동작에 관한 실험하고 그 동작원리 ... 을 알 수 있다. decorder는 이전실험의 demultiplexer와 비슷한 특성을 가지는데, decorder는 n비트의 2진 코드를 decording해서 출력할 때 한 개의 1

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
판매자 표지

논리회로실험_VHDL을 이용한 신호등 설계

1. Object- Using the traffic lights module mounted on HBE-COMBO II, implement traffic lights controller easily accessible in our lives.- Traffic light..

Non-Ai HUMAN
| 리포트 | 25페이지 | 3,000원 | 등록일 2011.07.06 | 수정일 2017.06.21

다운로드 장바구니
[아주대] 논리회로실험 5장 결과(Decoder & Encoder)

었다.공급전류원PROCEDURES & RESULTS위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했다.회로도< 실험 1 >사진번호 ... 1과는 반대로 끼고V _{cc}에 연결해주어L일 때 불빛이 나도록 출력 단에 연결하여 결과 값을 측정하였다. 역시 소자하나로만 구성된 회로여서 실험에는 별 어려움이 없었다.실험 전 ... 개의 출력만이 L로 나오고 나머지는 High으로 나온다는 것을 알 수 있었다.< 실험 3 >회로도실험3에서는 encoder를 logic gate인 inverter와 NAND

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로 설계실험 memory 설계

Memory 설계1. Introduction1)ROM과 RAM의 특징을 안다.2)RAM(Random Access Memory)를 VHDL로 구현 한다.3)VHDL 문법 중 Type declarations에 대해서 안다.2. Problem Statement① Descri..

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로 설계실험 가산기

4-bit 가산기 설계1. Introduction1) 비트의 덧셈, 뺄셈과 관련하여 반가산기, 전가산기, 보수(complement) 이론 등을 확실히 이해한다.2) 조합논리회로

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
[아주대] 논리회로실험 4장 결과(Multiplexer & Demultiplexer)

값을 내보내게 하는 원리 이다. 위 사진에서 볼 수 있듯이 앞으로의 모든 실험에서 공급전류원은 5V DC 전압을 사용했고, 회로도를 이용해서 회로를 구성했으며, 번호①의 회로 ... 듯이 예측 값에 부합하는 결과가 나왔다.< 실험1 > 실험 결과 사진②③④⑤⑥⑦⑧⑨위의 회로는 NAND gate가 4개였으므로 4개의 출력 중 하나를 선택해 내보낼 수 있는 4x1 ... } B 출력의 동작관계를 보고 실험1에서 구성한 회로와 출력 값이 같은지 보는 실험이었다. 위의 회로도를 이용해서 회로를 구성했으며, 번호①의 회로처럼 회로를 구성했다.사진

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[아주대] 논리회로실험 4장 예비(Multiplexer & Demultiplexer)

, 74HC153, 74HC139PROCEDURES실험1)74HC20과 74HC04를 이용하여 위의 multiplexer회로를 구성하고 입력 스위치에 변화에 따른 출력 Y값을 기록 ... 하고 스위치입력 S1, S2에 따라 멀티 플렉싱 기능이 이루어지는지 확인한다.실험2)74HC153을 이용하여 위 회로를 구성하고 입력스위치에 변화에 따른 출력 Y를 기록하고 멀티 플렉 ... 싱 기능이 이루어지는지 확인한다. 또한 실험1과 결과가 같은지 비교한다.실험3)74HC11과 74HC04를 이용하여 Demultiplexer회로를 구성하고 입력의 변화에 따른 출력

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 결과 보고서

ReservedⅠ 결과분석 및 고찰이번 실험은 CPU(Central Processor Unit)와 같은 Controller Unit의 기본이 되는 동작을 수행하는 논리회로인 산술논리장치(ALU ... 한 코드를 설정된 제어 스위치로 값을 넣어서 결과를 살펴볼 수 있었다. 실험에서는 산술논리장치를 4비트로 구현하여 위의 table에 있는 12가지 연산을 확인하였다. 이와 같이 ... ??Ⅹ?Ⅸ 실험결과module ALU(en, ctrl_s, in_a, in_b, out_f);input en;input [3:0] ctrl_s;input [3:0] in_a

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

Ⅰ. 실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성 ... CPU와 같은 콘트롤러 유닛의 기본이 되는 동작을 수행하는 놀리회로가 산술논리장치(ALU)이다.(1) 논리연산 : 두 개의 논리 입력을 가지고 하나의 논리 출력을 가지는 논리회로 ... 를 생각해 보자. 두 개의 논리 입력 중에서 NOT 연산자를 조합하여 하나의 값만을 취해도의 네 개의 서로 다른 논리 출력을 생성하는 회로를 형성한다. 세 개의 기본 논리연산인 AND

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
아주대 논리회로실험 실험결과5 래치와 플립플롭(Latch & Flip-Flop)

이 (1,1)이면 Q와Q'값이 모두1이 나와 Undefined 값이 되어버림을 예상 할 수 있었다. 그런데 Truth table을 보면 알 수 있듯이 우리는 실험에서 회로를 NOR ... 입력단자에 동시에 1 이 인가될 때 출력 값이 한 클록 후의 값의 보수로 바뀌는 기능을 수행하도록 회로를 설계한 F/F이 다. 이러한 이론상 결과값을 예측하면서 실험을 진행 하 ... 이 잘 됬다고 볼 수 있었다. 그리고 이 실험에는 클락의 개념이 들어가 있지 않아 회로 구성도 간단하고 이해도 쉬워 짧은시간에 실험을 마무리 할 수 있었다.그리고 실험2 에서는 클락

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
논리회로실험 기초 ( Or cad사용법 및 논리게이트 기초)

논리회로실험결과 레포트11. Or cad 사용법 익히기2. 게이트 소자 성질 익히기학 번 20073003이 름 임 수 민실험목표Or cad 기능 가운데 schematic ... Capture를 이용하여 논리 회로를 작성하고 Simulation을 통해 입력신호와 출력신호를 분석해 본다.실험A. 기본 게이트 출력다음의 회로를 OrCAD의 Capture 기능을 이용 ... 된다.? De morgan 응용 출력 결과입 력출 력측정 출력 전압(V)ABC0000011110111111실험2-A. AND 게이트(실험2기본논리회로)? 회로도? Run조건- inA= 0

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2011.11.21

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

omplement한 1-0이다. 즉, -2이다. 2bit 2′s complement의 범위는 -2에서 1까지임을 논리회로에서 배운 결과 알고 있다.●감산기 예비보고서 결과 및 실험 결과 ... 는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서 ... 와 이론적인 결과값이 같을 경우에는 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.●감산기(Subtractor) 실험결과3)반감산기 구성 및 결과 확인(위부터 D

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

에 더함으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전 ... 실험 3 예비보고서1. 실험목적-Logic gates를 이용하여 가산기(adder)와 감산기(subtractor)를 구성하여 동작을 확인해본다.-디지털 시스템의 기본 요소인 가산 ... 과 차이점을 이해한다.2. 실험이론●가산기(adder)-이번에 실험할 가산기에는 전가산기(full adder: FA)와 반가산기(half adder: HA)가 있는데, 간단

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로설계실험_다양한 가산기

1.반가산기 (Half Adder) : Behavioral Modeling1)HDL코드library ieee;use ieee.std_logic_1164.all;entity HA isport(X,Y : in std_logic;s,c : out std_logic);end ..

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
논리회로실험 실험2 Electrical feature of CMOS semiconductor 결과보고서

에 higC만 다른 회로구성이다.- 앞선 실험과 마찬가지로 도선과 서플라이 간에 접점과 프로브와 도선과의 접점을 흔들거나 조작할 때 그래프의 점의 커지고 오차가 커져서 그래프를 판단할 수 ... _{`9.6% ◈ 실험 3-2 : CMOS의 DC 특성 확인(Rp 계산)? 회로구성 사진 :- 결손도와 같이 회로를 구성하였다.- 74HC04를 사용한다. 디지털 멀티미터를 이용 ... 100```=``9.1%◈ 실험 4 : CMOS의 AC 특성 확인? 회로구성 사진 :- 결손도와 같이 회로를 구성하였다.- 오실로스코프의 파형발생기를 이용하여 사각파형을 회로에 인가

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
[논리회로실험] Basic Gates (결과)

1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... 을 증명하고 설명하라.가) 실험 A(a)구성한 회로도INPUTOUTPUTABXYUVW0000111010011010001011111000Truth Table▶ 드모르간 법칙에 따르면인데 ... 위 회로를 분석하면이고이고 실험결과 X와 Y의 값이 같으므로 드모르간 법칙이 성립한다고 할 수 있다.나) 실험 B(b)구성한 회로도INPUTOUTPUTABCXYUVW

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] decoder와 encoder (결과)

egment LED 1개3. 실험방법 및 결과1) 2단 2진 카운터그림 2. 2단 2진 카운터 decoding gate그림 2의 회로를 구성하여 그림 3에 다음의 파형을 그리 ... gate의 6번 핀 출력파형그림 3. 2단 2진 카운터 실험의 waveform2) 3진 카운터이 실험에서는 카운터 각각의 카운트 상태를 디코딩할 것이다. 그림 4의 회로를 연결 ... 1. 실험목표1) 카운터를 이용해 디코딩과 인코딩의 코드 변환 동작에 관해 실험하고 그 동작 원리를 이해한다.2. 실험 장비 및 부품1) 5V 전원2) 오실로스코프3) 저주파

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

실험 5. 래치와 플립플롭(Latch & Flip-Flop) 예비보고서● 이론(1) Flip-flop(이하 F/F) : 두 가지의 안정 상태를 갖는 소자로서 외부로부터 신호 ... 한 특성으로 F/F는 순차회로(sequential circuit) 구성의 기본 요소가 된다.- F/F의 종류 : R-S(Reset-Set), D(Data), T(Toggle), J-K ... F/F 등이 있다.(2) R-S F/F (R-S Latch with Enable)다음의 R-S F/F은 NAND 게이트로 만든 플립플롭 회로이다. 이 회로는 R-S latch

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
전자회로실험 16장 bjt논리 반전기 예비

1. 목적1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.2.예비지식2.1 이상적인 디지털 논리 반전기논리 ... . 이 때 트랜지스터는 활성영역에서 동작할 것이고, VBEon = 0.2V이다.준비 3.1.1)에서 준비 3.1.4)까지의 결과를 이용하여 논리 반전기 회로의 입출력전압전달 특성 ... 을 스케치 하라.3.2) 논리 반전기 회로의 입출력 전압파형1) 그림 16.4의 회로에서,그리고 이고 트랜지스터의β = 150 이다.2) 회로의 입력에 tr = tf = 1us이고 폭

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2012.11.04

다운로드 장바구니

이전10개 31 32 33 34 353637 38 39 40 다음10개

파워링크

신청하기