"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 641-660 / 4,711건

[논리회로실험] RAM (예비)

) 저항 : 680Ω(2개), 5.6㏀(2개)3. 실험관련 이론1) RAM 회로의 설계그림 1에 4x3비트 용량을 갖는 RAM의 내부회로를 나타내었다. RAM의 내부회로는 그림 1 ... 비트이다.그림 2. 메모리 셀 회로도2) 실험에 사용되는 IC(7489)3) 실험에 사용되는 IC(7486)4. 실험방법(1) 2-bit RAM (그림 3)그림 3. 2-bit ... 은 실험과정에서 +2.5V보다 높으면 논리 “1”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. 측정된 데이터(0과 1)를 기록한다.5) 동작, DRO/NDRO에 대한 검사

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

과 Reset값이 일치하는걸로 보아 회로 연결에는 문제가 없었던것같다.실험 2 D F/F(Gate 이용)- R-S F/F의 변형- 입력값이 출력값이 된다.DCQ(t)010111x0Q(t ... 과 Reset의 값이 이론적인 값과 일치하였다. Set값과 Reset값이 일치하는걸로 보아 회로 연결에는 문제가 없었던것같다.실험 4 J-K F/F(Gate 이용)- J와 K가 1이 ... 실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보고 동작특성을 이해해본다

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험5 'Decoder & Encoder'

.실험1실험2-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기 ... 는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과값이 같을 경우에는 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.●Encoder실험 ... 결과값과 비교분석실험3실험4-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 실험 프로젝트 결과보고서 제출 (P_6조) - Digital Doorlock43 -Digital Doorlock 설계1. Digital Doorlock의 개요☞ 주변에서 흔히 볼 수

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
[아주대] 논리회로실험 7장 예비(Shift Register)

, 74HC96, LED, 330Ω저항 PROCEDURES< 실험1 >위와 같이 J-K 플립플롭소자를 이용하여 6bit 시프트 레지스터 회로를 구성하고 clock신호에 따른 데이터 ... 의 이동을 관찰한다.< 실험2 >시프트 레지스터 소자인 74HC96소자를 이용하여 위와 같이 회로를 구성하고 clock generator를 사용하여 데이터의 이동을 관찰한다. 출력 ... Experiment 7 Shift RegisterOBJECTIVES- 실험을 통해 시프트 레지스터의 특성과 동작 원리를 이해하고 flip-flop소자를 이용해 구현해보아 원래

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[논리회로실험] RAM (결과)

는다.e. ME와 WE를 +5V에 연결시킨다.이와 같은 실험과정에서 +2.5V보다 높으면 논리 “1”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. 측정된 데이터(0과 1 ... 1. 실험목표1) 반도체 memory의 기본적인 동작 원리를 알아본다.2) MSI(TTL) 64-bit 기억 소자의 동작을 실험을 통해 확인한다.3) RAM(Random ... Access Memory)의 명칭의 의미를 확인한다.2. 실험 장비 및 부품1) 5V 전원2) 오실로스코프3) IC : 7400 2개, 7403 1개, 7489 1개4) LED(4개)5

리포트 | 6페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
아주대 논리회로실험 실험결과4 멀티플렉서와 디멀티플렉서(Multiplexer & Demultiplexer)

있다.실험 2. 디멀티플렉서(1) Enable을 갖는 1x4 디멀티플렉서를 74HC11과 74HC04를 이용하여 다음 회로와 같이 구성한다. 데이터 입력 D는 enable 입력 ... 멀티플렉서 IC인 74HC139소자를 이용하여 회로 구성하여 본 결과 이번에 는 2-(1) 실험과는 다르게 enable 단자에 5V(High)를 주면 S0,S1에 상관없이 Y0~Y3 ... 로 동작했고 4x1 멀티플렉서 IC인 74HC153를 이용한 실험은 소자 1개를 이용하여 같은 기능을 수행하는 것을 확인 하였는데 이는 회로도 매우 간단했으며 진행하는 시간도 짧

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

실험6. 예비보고서실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보 ... 소자로써, 클럭에 따라 입력이 출력에 반영된다.-플리플롭은 1개의 bit 정보를 기억할 수 있는 기억 회로로써, 외부신호가 인가되기전까지 원래 상태를 유지한다.-플리플롭의 종류 ... Q(t-1)′: togglexx0Q(t-1)3.실험방법실험 1 R-S F/F- C가 High 인 동안에 입력이 출력에 반영된다.SRCQ(t)001Q(t-1)0110:Reset

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로실험 counter 예비보고서

실험1 : 2단 2진 counter – 비동기식 Counter- J-K F/F 을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인한다.- 4개의 출력이 가능하므로 AND ... 게이트를 4개를 사용한다.-> 실험23진 Counter – 동기식 Counter- J-K F/F 을 통한 3진 값을 AND 게이트를 이용하여 확인한다. 3개의 출력이 존재하므로 3개 ... 의 AND gate를 사용한다.실험3-1(7-segment 표시기를 갖는 BCD Counter)-7490을 이용한 BCD Counter를 통해 0~9까지의 값을 얻음-스위치를 이용

리포트 | 5페이지 | 2,000원 | 등록일 2012.03.08

다운로드 장바구니
[아주대] 논리회로실험 7장 결과(Shift Register)

을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하였다. 데이터의 저장과 이동을 보기 위해서 6개의 플립플롭의 출력 Q에 저항과 다이오드 ... 은 시간이 걸린 실험이었다.모두 출력된 경우< 관찰된 오류 >< 실험 2 >< 실험 2 > 회로도실험1에서 플립플롭소자를 이용하여 시프트 레지스터를 구성하고 데이터의 저장과 이동 ... 을 살펴보았다면 2번 실험에서는 직접 시프트 레지스터 소자인 74HC96소자(5bit Shift Register)를 이용하여 위와 같이 회로를 구성하였다. 각각의 입력에 대응

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로실험 -카운터 예비

실험8. 카운터① 목적2진 계수와 2진수 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다. 또, 비동기식카운터(Asynchronous Counter)와 동기식 카운터 ... (Synchronous Counter)에 대해 익히고, 여러가지 카운터의 구성 방법도 알아본다.② 이론2진 계수 회로는 모든 계수회로의 기본으로서 입력펄스는 LSB부터 차례로 채워 ... 지고 원하는 지수에 이르렀을 때는 회로 내의 모든 F/F의 출력이 0으로 환원된다. 만일 카운터가 n stage인 경우에는카운터 = Bn2n-1+Bn-12n-2

리포트 | 8페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험5 'Decoder & Encoder'

실험5. 예비보고서실험목적- 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.- AND gate를 이용하여 Excess ... -3 Code를 구성하고 10진 입력을 주고 그 결과를 관찰한다.- priority encoder에 대하여 이해한다.2. 실험이론●디코딩- 일반적으로 디코더는 n-bit의 코드 ... 입력과 2n의 코드 출력을 가지는 소자로서 하나의 코드 입력과 하나의 코드 출력을 1대1로 대응시키는 기능을 가진다. 이번 실험에서는 이진수로써 입력을 가한다면 출력이 10진

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[아주대] 논리회로실험 1장 결과(Basic Gates)

The Resulting ReportExperiment 1 - Basic gatesOBJECTIVES (실험을 통하여 확인 할 수 있는 것에 중점)논리 기호로만 구성되어있던 회로 ... 를 사용해 구성하였다. 실험 1-1/1-2/1-3/1-4 에서 위 가상 논리 기호 회로에서는 두 개의 2-input AND/OR/NAND/NOR gate로 구성되어 있지만, 실제로 ... 하나만을 이용하여 위 회로를 구성했다. 우리는 이 비슷한 회로 4개를 논리연산 입력 값을 바꾸어 실험하여 각각 논리연산에 알맞은 결과를 얻을 수 있었다.2번 실험은 2-input

리포트 | 5페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 에서만 동작하는 순차 논리 회로이다. FSM의 출력과 다음 state는 현재 state와 출력에 의해서 결정된다.2)Mealy machine-밀리 머신은 클럭의 발생과 상관없이 출력이 즉시

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.12실험에 사용된 기기 및 부품 : HD74LS02P, HD74LS04P, HD74 ... LS00P실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭1. NOR 게이트를 이용하여 비동기식 RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 ... ="11" 인 경우에는 출력 값을 결정할 수 없는 불확실(Unknown)상태가 된다.실험 11.2 NAND 게이트를 이용한 비동기식 RS 플립플롭1. 논리 게이트를 이용하여 비동기식

리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

논리회로실험 A반결과13장동기식 D, T 플립플롭5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : 오실로스코프, HD74LS74AP, GD74LS ... 76AN,, 직류전원공급장치,디지털 실험장치, 전압계실험 13.2 D 플립플롭 응용(1) IC 7474를 이용한 지연회로의 회로도 이다. 회로도에 IC 핀번호를 작성하여라.(2 ... 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. 회로도에 IC핀 번호를 작성하라.(2) Q

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
논리회로설계실험_비교기

1.1비트 비교기 (1bit comparator)1)HDL코드library ieee;Use IEEE.STD_logic_1164.all;entity one_bit_comparator isport ( A, B : in std_logic;EQ : out std_logic);..

리포트 | 8페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

실험 6. 시프트레지스터와 카운터 (Shift Register & Counter)Ⅰ. 목 적시프트 레지스터와 링 카운터의 동작 원리와 특성을 이해한다. 또한 2진 시스템 ... 의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령 ... 하게 되며 한 상태와 다음 상태에 사이에 일시적인 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스

리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 하는지 확인하는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가(1)AND gate2개 이상의 입력 단자 모두에 입력이 있었을 때(모든 입력이 "1"일때)만 출력 단자에 "1 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대 논리회로실험 실험1 결과보고서

윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2011.9.21과목명: 논리회로실험교수명 ... : 박성진 교수님분 반: 수 8.5~11.5학 번: 200820126성 명: 안효중< Chap.1 결과보고서 >[1] 실험 의의이번 실험은 논리회로 실험의 첫 실험으로, logic ... 하는지 확인함으로써 실험 결과가 잘 도출되었다는 것을 알 수 있었다.[4] 고찰이번 실험 1, 2를 통해 기본적인 logic gate의 구성, IC 사용방법 등을 알 수 있었다. 논리회로

리포트 | 6페이지 | 1,000원 | 등록일 2012.02.29

다운로드 장바구니

이전10개 28 29 30 31 323334 35 36 37 다음10개

파워링크

신청하기