"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 541-560 / 4,711건

아주대 논회실 논리회로실험 실험5 예비보고서

1. 실험 목적- NOT gate와 AND gate를 이용하여 Decoder와 Encoder를 구성하고 디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 ... 실험하고 그 동작원리를 이해한다.- NAND gate를 이용하여 Excess-3 코드를 구성하고 동작을 확인하고 4x2 Encoder와 차이점을 알아본다.- 74HC148 IC ... 를 이용하여 priority encoder를 구성하고 동작을 확인하고 4x2 Encoder와 차이점을 알아본다. priority encoder만의 특성을 알아본다.2. 실험 이론-디

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험9 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-DAC위 회로를 브레드보드에 구현한 결과실험 결과가 예비보고서의 실험예상과 일치한다. 이번 실험은 입력되는 펄스를 2진수 형태 ... 실험 결과가 예비보고서의 실험 예상과 일치한다. 이 실험은 위에서 실험한 DAC회로에 비교기를 추가한 실험이었는데, DAC 회로의 출력 값이 아날로그 파형을 보이기 때문에 여기 ... 하도록 하여 아날로그 파형을 디지털로 바꾸는 과정을 확인하였다.실험 9의 회로 결선도. 진행했던 실험과 회로가 일치한다.2. 고찰-실험 의의D/A 와 A/D 변환기(converters

리포트 | 7페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험8 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-2진 2단 Counter - 비동기식 Counter위 회로를 브레드보드에 구현한 결과실험결과가 예비보고서의 실험 예상과 일치 ... 순으로 변화하였고 회로구성은 실험1과 비슷하였지만 클럭 입력을 병렬로 주었고 출력 Q’를 앞의 J에 연결한 것이 달랐다. 실험1과 비교해서 AB가 빠진 2진수로써 00~10 ... Counter위 회로를 브레드보드에 구현한 결과실험 결과가 예비보고서의 실험 예상과 일치한다. 이번 실험은 74HC90을 이용하여 클럭 펄스에 따라 출력 값이 10진수로 표현할 때 0

리포트 | 7페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험9 예비보고서

1. 실험 목적- D/A 와 A/D 변환기(converters) 회로의 구성과 동작원리에 대해 이해한다.DAC : digital 신호를 analog 신호로 변환ADC ... : analog 신호를 digital신호로 변환- 파형 발생기를 이용하여 DAC와 ADC를 실험하고 다양한 조건에서의 파형을 관찰한다.- Resistor network 회로를 구성하고 회로 ... 결과실험11) 회로 구성2) Single pulse clock으로 single pulse를 가하여 D/A converter의 출력을 측정한다.3) 주파수 발생기를 이용하여 계단

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 예비보고서

1. 실험 목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.- 슈미트 트리거와 인버터를 직접 동작해보고 이해한다.2. 실험 이론1. Logic ... Levels & DC Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 아닌 연속적인 값을 가진다 ... 한 성질로 인하여 슈미트 트리거 인버터가 있는 회로는 노이즈에 강한 특징이 있다.3. Resistive Load(DC 특성)- CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험8 예비보고서

1. 실험 목적- 카운터의 동작원리와 특성을 이해한다.- 2진 시스템에서의 숫자표시와 2진 카운터를 이해한다.- 카운터를 이용해 디코딩(decoding)과 인코딩(encoding ... )의 코드변환을 실험하고 동작을 이해한다.-비동기식카운터와 동기식카운터의 차이점을 이해한다.2. 실험 이론-카운터카운터란 입력펄스에 따라서 이미 정해진 순서대로 레지스터의 상태 ... 카운터는 모든 F/F들이 같은 클럭 펄스에 의해 동시에 트리거 된다는 점에서 다르다. 따라서 동기식 카운터는 비동기식 카운터에 비해 입력신호의 전달지연시간이 훨씬 짧아진다.실험

리포트 | 5페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험7 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리- 6bit Shift Right Register위 회로를 브레드보드에 구현한 결과PR1,2=0 Serial Data=0 CLR=0 ... Right Register위 회로를 브레드보드에 구현한 결과SER=0 PE=0 CLR=0 A,B,C,D,E=1PE=1CLR=1 PE=0 클럭인가실험2는 실험1의 회로를 74HC96의 IC ... 로 대체하고 5bit로 바꾼 것과 같은 실험이다. 실험 결과 출력 값이 1씩 이동하긴 하지만 이동되기 전의 출력 값이 사라지지 않고 켜져있는 상태를 유지하고 있다. 회로 구성

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
논리회로실험 실험1 basic gate 결과보고서

2주차 결과보고서실험 1 Basic Gates▶실험과정 및 결과◈ 실험 1 [3-Input AND Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74 ... HC08 IC칩의 AND게이트 2개를 이용하여 회로를 구성했다.- gate의 출력은 led를 이용하여 high 출력의 경우에 led가 켜지도록 설치하였다.◈ 실험 1 [3-Input ... Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC32 IC칩의 OR게이트 2개를 이용하여 회로를 구성했다.- 앞 선 실험과 같이 led를 이용

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 실험8 counter 결과보고서

카운터를 결손도에 설계하고 설계를 참고하여 브레드보드에 회로를 설치한다.- 2단 2진 카운터의 출력은 AND게이트를 사용하여 나타내려고 했으나 실험부품이 없어서 4개의 NAND ... 식 Counter? 구성 사진 :- 동기식 3진 Counter를 결손도에 설계하고 브레드보드에회로를 설치한다.- 실험 1에서는 두 번째 플립플록의 입력을 첫 번째 플립플록에서 입력 ... 다.- 실험과정에서 회로에 문제가 없는데 제대로 회로가 작동하지 않는 것을 볼 수 있었다. 그 이유는 파워서플라이에서 전류 조글을 낮게 설정해서 정상 전류가 흐르지 않기 때문이

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
[논리회로실험] 실험3. VHDL을 이용한 가산기설계2

과 목 : 논리회로설계실험과 제 명 : 실험3. VHDL을 이용한가산기설계2(CLA)담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04 ... 는 FullAdder의 개수가 많아지면 연산이 오래 걸리게 된다. 이번 실험에서는 'Ripple Carry Adder'에서 생길 수 있는 문제점을 보완한 'Carry Lookahead ... Adder'를 설계한다. 즉, carry를 따로 계산해서 연산의 속도를 증가시킬 것이다.Design① Describe what your circuit does이번에 설계할 회로

리포트 | 22페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... 수도 있다.그림 SEQ 그림 \* ARABIC 1 이번 실험에 쓰이는 회로② Describe how you solve주어진 코드를 가지고 설계하는 것이어서 한 ... does이번 회로는 '4bit 전가산기&전감산기'이다. 즉, 1bit 2진수를 3개를 더하는(혹은 빼는) 회로를 4번 반복하는 회로이다.· 1bit 전가산기1bit 2진수 3개를 더

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

1) 실험목적cmos 회로의 전기적 특성 이해2) 실험이론1. Logic levels & DC noise margins (논리 소자의 logic level 판정 방식V ... 하는 시간:VCC의 10%, 90% 값을 기준등가회로논리 회로의 출력이 한 상태에서 다른 상태로 변활 때 걸리는 시간을 천이시간(transition time)이라 ;부른다. 그림(a ... 결정된다. 큰 커패시턴스는 천이 시간을 증가시킨다. 이것은 원하는 바가 아니기 때문에 논리 설계자가 커패시터를 논리 회로의 출력에 의도적으로 연결하는 일은 드물다. 그러나 부유

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험7 예비보고서

1. 실험목적① 실험에 사용하는 7476, 7496 IC의 특성 파악② 시프트 레지스터의 동작 원리와 특성을 이해2. 실험이론시프트 레지스터시프트 레지스터는 저장된 데이터를 각 ... 된 비트에 대한 모든 출력을 가지고 있어, 다른 회로에서 사용할 수 있다. 이러한 시프트 레지스터는 직렬-병렬 변환을 수행하기 위하여 사용될 수 있다.역으로 병렬-입력, 직렬-출력 ... -병렬 변환은 ‘데이터를 처리하는’ 응용이지만 시프트 레지스터는 ‘데이터를 처리하지 않는’응용에도 사용할 수 있다. 시프트 레지스터를 조합 논리와 조합하여 순환 형태의 상태도를 가진

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대 논리회로실험 실험결과8 RAM(Random Access Memory)

를 그레이 코드로 변환시키는 회로에도 사용 할 수 있다.이러한 RAM실험을 내가 직접 한다는게 신기했고 과연 결과가 잘 나올까 걱정도 됬지만 역시 지난 실험들처럼 이번 실험에서도 성공 ... 사실 정확히 RAM이 무엇이고 어떤 기능을 하는지는 모르는게 사실 이었다. 그런데 이번 실험에서 비록 초반에는 회로구성도 다해놓고 어떻게 작동시킬지도 몰라 당황 했지만 직접 몸소 ... 실험 8. R A M 결과보고서● 실험 결과 분석실험 1. 2-bit RAM (시뮬레이션 대체)실험 2. 64-bit IC RAM-type 74897489 IC를 이용하여 구성

리포트 | 4페이지 | 1,000원 | 등록일 2014.10.04

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

WritingHHLLLHHLStore-DisableOutputsHHXH4. 실험과정 및 예상결과실험 1. 2-bit RAM① 위의 사진과 같이 회로를 구성한 후에 Logic gate에 입력값 ... 1. 실험목적반도체 memory의 기본적인 동작 원리를 알아보고 64-bit 기억 소자의 동작을 실험을 통해 확인한다.2. 실험이론메모리의 사용메모리는 한 개 이상의 정보를 저장 ... 기 회로를 갖춘 마그네틱 테입이 대형 메모리의 예인데, 보통10 ^{12} 정도의용량을 갖고 있다.컴퓨터의 메모리는 주 메모리와 파일 메모리로 나뉜다. 주 메모리는 고속 반도체

리포트 | 8페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

실험5. 추가 논리 게이트실험목표 :□ 실험을 통하여 OR와 XOR의 진리표 결정.□ 펄스 파형을 이용하여 OR와 XOR 논리게이트 테스트.□ OR와 XOR 게이트를 사용하여 4 ... 비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... 하여 1의 보수와 2의 보수의 결과를 볼수 있었으나 , 회로를 구성하는데 있어서 복잡한 배선의 문제 때문에 결과값을 구하는데 어려움이 있었다.실험을 통하여 1의보수와 2의보수를 직접 눈

리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
기초전자회로실험 예비레포트(CMOS 논리 반전기)

실 험 예 비 Report실 험 제 목실험17. CMOS 논리 반전기강 의 과 목기초전자회로실험소 속전자공학과 2학년강 의 시 간목요일 2~3교시학 번실 험 일 자목요일 2~3교시성 명담 당 교 수

리포트 | 2페이지 | 1,500원 | 등록일 2014.12.23 | 수정일 2015.09.20

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 결과보고서

) Schmitt-trigger의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습:실험1)과 실험2)는 NOT gate 논리소자를 74HC04 ... 실험에선 CMOS의 동작속도 중 전달지연(Propagation delay)를 확인하는 실험이었는데, 논리회로를 구성할 때 74HC04 IC에서 최대한 많은 NOT gate에 연결 ... 1. 실험 과정 및 결과-실험결과 기록 및 정리실험 1) Inverter의 입출력 특성 확인이 회로를 브레드보드에 구성하고 오실로스코프로 입출력을 측정하는 모습실험 2

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험3 예비보고서

으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전감산기 ... 은 이진수의 덧셈과 뺄셈을 논리회로로 구성하여 동작을 확인하는 실험이다.반가산기와 반감산기는 두 개의 입력을 받아 두 개의 출력을 내고 전가산기와 전감산기는 세 개의 입력을 받 ... 는 한자리인 2진수를 뺄셈하여 차와 빌림수를 구하는 회로- D: 차를 출력- B: 받아내림표시입력출력- 전감산기는 뒷단의 위치에 빌려준 1를 고려하며 두 비트의 뺄셈을 수행하는 논리

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험6 예비보고서

특성을 이해해본다.2. 실험 이론-Latch(래치)래치는 비동기 기억소자로서 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 ... 회로라 불리는 회로의 일종이며, 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1 ... 1. 실험 목적- 여러 종류의 Flip-Flop을 구성하여 그 동작 특성을 알아본다.- 반도체 memory (RAM : Random Access Memory)를 플립플롭을 이용

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니

이전10개 23 24 25 26 272829 30 31 32 다음10개

파워링크

신청하기