• AI글쓰기 2.1 업데이트
  • 통합검색(4,957)
  • 리포트(4,431)
  • 자기소개서(454)
  • 시험자료(43)
  • 방송통신대(12)
  • 논문(10)
  • 서식(4)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

레포트 전전설2 verilog 논리회로실험2 논리회로 설계 FPGA 사칙연산 텀프로젝트 회로 논리회로실험 7 세그먼트
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 461-480 / 4,957건

  • 자료 표지
    논리회로실험) ALU 예비보고서
    장치라고 부른다. ALU 은 지난 실험 간에 사용되었던, AND, OR, XOR, NOT 등의 GATE 회로들을 포함하여, 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 연산 논리회로 ... 값의 크기가 ‘크다’, ‘작다’ 등으로 비교를 한다.- 논리 연산 장치이전 실험에서 다루었던 논리 연산자들 AND , OR , XOR, NOT 등의 GATE를 통해 그 수 치를 ... 예 비 보 고 서12주차실험 11 : ALU1. 실험 목적- ALU 의 원리를 이해하고, 특성을 실험으로 익힌다.2. 기본 실험 이론* ALU 란 무엇인가? ??- ALU
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    논리회로실험) Counter/ Timer 결과레포트
    결 과 보 고 서11 주차실험 10 : Counter & Timer1. 실험 과정- 본 실험의 목적은 Up & Down Counter의 논리와 회로를 이해하고, 타이머의 특성 및 ... 동작에 대한 이해를 바탕으로 그것을 실험을 통해 익히는 데 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인 ... 하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 첫 번째 과정에서 Up-counter의 회로를 Quartus II를 이용하여 구현하고 DE2 - 115와 Modelsim의 파형
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로 실험 설계 예비보고서
    논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s ... ) 총 설계 회로5. 예상 결과 & 미작동 시 대처1. 설계 목표- FPGA를 사용하여 자유 주제로서 스톱워치를 설계한다.(기본의 심화 과제인 start/stop의 기능과 up ... 할 수 없음을 고려하고, 이를 해결하기 위해 74151 MUX와 7447 Decoder를 이용해 회로를 구성한다. MUX는 필연적으로 control signal이 필요할 수 밖에 없
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 설계 프로젝트 결과보고서
    로 5개의 7-segment의 전원을 효과적으로 제어할 수 있다.[Overview] : 모든 부분을 한 번에 정리한 회로? 실험 준비물 & DataSheetQuartus Ⅱ 64 ... power control Part]로 총 5개로 표현하였다. 이론적으로 설계를 한 이 회로에 문제가 있는지는 컴파일을 통해서 확인을 할 수 있었다. 우선 실험에 있어서 어려움이 있 ... [설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16
    다운로드 장바구니
  • 자료 표지
    01-논리회로설계실험-예비보고서
    과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 에 회로의 효율성이나 속도를 높이는 데에는 최적일 것이다.3. 실험 내용- 실험 1. 2개의 입력을 가진 AND, OR, XOR을 동작적 모델링과 자료 흐름 모델링으로 작성하시오.(1
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    논리회로실험) Register / Shift register 결과
    ]110000001000000012010100000001000030100100000001000401100100001001005011Ring counter는 clk이 인가되는 순간과 sel 의 값에 영향을 미친다고 볼 수 있다.* 실험 분석- 이번 실험에서는 Register 회로를 구현하고 그 회로에 대한 ... 특징과 원리를 직접 결과 값을 확인해보는 첫 번째 실험과, Ring counter 회로를 구현하고, 그 회로에 대한 특징과 원리를 직접 결과 값으로 확인해보는 두 번째 실험을 걸쳐 ... 시행하였다.① Register 회로- 첫 번 째 실험은 Register 회로를 스키매틱으로 직접 구현하고, 이를 DE2-115 FPGA에 입력/출력 포트를 연결하여 입력에 대한
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    논리회로실험) Mux and Demux 결과
    하여 구현한다.- 이번 실험에서의 Demultiplexer는 1. 2 x 1 Multiplexer 에서와 달리 enable 이 없다.[ 그림 ] 1 x 2 Demultiplexer 회로 ... 때 i0 의 값에 영향을 준다.2. 실험 고찰1. 4 x 1 multiplexer의 회로를 구현하기 위해 Quartus II를 이용하여 회로를 구현한 후 ModelSim 값과 DE ... 결 과 보 고 서6주차실험 5 : MUX and DEMUX1. 실험 과정- 이번 실험은 Multiplexer ( MUX ) 와 Demultiplexer ( DEMUX ) 의 원리
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    09-논리회로설계실험-예비보고서
    과 목 : 논리회로설계실험과 제 명 : #9 순차회로 설계_카운터 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 29논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계_카운터1. 실험 목표순차회로 ... 하기 때문에 지연시간이 중첩되지 않는다.- 따라서 시간지연 없이 고속으로 동작하는 회로에 적합하다.- CNC 머신이나 로보틱스와 같은 정밀 기계동작의 측정에서 사용된다.(2) 비
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    02 논리회로설계실험 예비보고서
    논리회로설계 실험 예비보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고 ... , 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 하여 합(SUM)과 자리올림 수(Carry)를 구해주는 덧셈 회로로서, 컴퓨터 내부에서 가장 기본적인 계산을 수행하는 회로이다.1bit의 2진수 2개를 연산할 때, 입력 변수의 내용
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    03 논리회로설계실험 예비보고서
    논리회로설계 실험 예비보고서 #3실험 3. 병렬가산기 설계1. 실험 목표Signal 과 Variable, Constant의 차이를 이해하고 이진화 십진법과 그 덧셈에 대해
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기
    .데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..
    Non-Ai HUMAN
    | 리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    [디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트
    디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... . 유의사항· Breadboard의 전압 +5V의 실측값은 4.89V이다.· 실험 1~4 중 2,3을 진행하였다.3. 결과(1) JK 플립플롭을 이용한 링(Ring) 카운터회로도 ... 많은 상태를 가지는 존슨 카운터의 특성을 실험을 통해 확인하였다. 회로 구성 시 링 카운터와 다른 점은 마지막 플립플롭의 출력의 보수가 첫 번째 플립플롭의 입력에 연결된다는 것이
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02
    다운로드 장바구니
  • 자료 표지
    04-논리회로설계실험-예비보고서
    과 목 : 논리회로설계실험과 제 명 : #4 디코더 엔코더 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 1논리회로설계 실험 예비보고서 #4실험 1. 디코더 엔코더 설계1. 실험 목표2 bit ... 2 ^{N}가지 정보로 바꿔주는 조합논리회로이다.- 인에이블(enable) 단자가 있는 디코더와 각종 코드를 상호 변환하는 디코더도 있다.(2) 엔코더 란?- 부호화기로도 불린다.
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    05-논리회로설계실험-예비보고서
    과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받 ... 이다.- 하나의 입력을 받아 여러 개의 출력포트 중 하나를 선택하여 출력해주는 회로이다.-(4) ALU- 산술논리연산장치(ALU : Arithmetic Logic Unit)의 핵심
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    10-논리회로설계실험-예비보고서
    과 목 : 논리회로설계실험과 제 명 : #10 순차회로 설계_FSM (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 5. 6논리회로설계 실험 예비보고서 #10실험 10. 순차회로 설계_FSM1. 실험 목표순차 ... 에 입력의 노이즈가 출력에 전달되지 않는다.- - 기존 밀리 머신에서 디코더를 가진 조합논리회로는 스파크성 잡음을 가지게 되므로 디코더 백엔드 부분에 레지스터를 붙혀 잡음을 제거
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28
    다운로드 장바구니
  • 자료 표지
    논리회로실험 RAM
    의 주소값을 주소선을 통해 입력하고, 쓸 데이터를 데이터선을 통해 입력한 후, 제어선을 통해 쓰기신호를 주면 해당장소에 데이터가 기록된다.2 RAM 회로 설계그림 12-1에 나타내 ... 었던 RAM의 내부회로를 설계해보자. 그림 12-2에 4x3비트 용량을 갖는 RAM의 내부회로를 나타내었다. RAM의 내부회로는 그림 12-2(a)에 나타낸 것과 같이 주소 디코더 ... 회로 내부에 존재하는 디코더는 E=1일 경우 주소선으로부터 주소값을 입력받아 해당되는 번지에 속한 셀들을 선택하는 역할을 수행한다. 예를 들어 주소선에 A1A0=00 이 입력
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2010.03.20
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter
    성균관대 논리회로 설계실험 VHDL을 이용한 8bit decimal Counter입니다.당시 한태희 교수님이셨고, 두번째 과제였습니다.8bit decimal Counter schematic 및 소스코드 첨부합니다.modelsim 상에서 VHDL파일로 실행가능합니다.
    Non-Ai HUMAN
    | 리포트 | 1,000원 | 등록일 2017.05.23
    다운로드 장바구니
  • 자료 표지
    논리회로실험10. 다멀티플렉서
    논리회로실험 결과 보고서실험. 디멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰▶ 실험결과 정리.디 멀티플렉서는 멀티플렉서와 반대로 하나의 출력선으로 들어오는 데이터 ... MY, SR이 불이들어온다. 나머지도 마찬가지이다.이실험을통해 DMUX가 선택입력에의해 출력값을 결정할 수 있고 결정된 출력값을 논리회로로 연결하면 여러 조합회로를 구성 할 수 있 ... 정보를 선택하여 각각의 다른 출력으로 보내는 것이다. 이 실험에서는 2개의 선택입력을 받아서 4개의 출력으로 신호등을 구성하는 실험을 해보았다. 먼저 S0, S1이 0일 경우 Y0
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08
    다운로드 장바구니
  • 자료 표지
    논리회로실험15 비동기식
    논리회로실험 결과 보고서실험. 비동기식 카운터▶ 실험 데이터 및 관찰단계 1의 파형상향 카운터인가 하향 카운터인가? 하향단계 2의 파형상향 카운터인가 하향 카운터인가? 하향단계 ... 하향 카운터인가? 하향▶ 실험결과 정리.- 이 실험을 통해 비동기식 카운터를 소자를 사용해서 직접 카운터를 해보았다. 카운터의 결과 계수는 다이오드의 불이 온오프 됨에 따라 알 ... 카운터인지 하향 카운터인지 측정 할 수 있었다.▶ 실험 후 퀴즈1) 그림 15-2 카운터의 LED는 동시에 켜진다고 가정한다. 인가되는 클럭은 정상적으로 동작한다. 이러한 문제
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 프로젝트 8Bit 계산기
    논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s ... egment로 출력하는 회로를 설계하는 것이 이번 설계의 목표이다.설계된 회로로 수행할 덧셈은 다음과 같다.1) 93 + 772) 27 + 643) 51 + 984) 43 + 325 ... 로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용된다.10진법0123456789BCD0
    Non-Ai HUMAN
    | 리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 27일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
5:19 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기