"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

레포트 전전설2 verilog 논리회로실험2 논리회로 설계 FPGA 사칙연산 텀프로젝트 회로 논리회로실험 7 세그먼트

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 401-420 / 4,957건

논리회로실험 예비보고서7 Shift Register

2의 회로에서 SER과 QE를 연결하고 실험을 반복한다.Clock PulseL0L1L2L3L ... 7. Shift Register실험목적? Shift Register의 동작원리와 그 특징을 알아보고 실험을 통해 익숙해진다.? 실험에 사용하는 74HC76과 74HC96의 특성 ... 을 알아본다.실험이론? Shift Register: Shift Register는 저장된 데이터를 각 클럭 틱마다 한 비트씩 이동시킬 수 있는 n비트 Register이다.위의 왼쪽

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로설계실험 기본게이트설계 결과보고서

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표주어진 진리표를 해석하여 해당하는 입출력 관계를 가진 논리회로를 Xilinx 프로그램을 사용하여 설계 ... 해본다. 이때, 가장 간략화된 회로 설계를 위한 Karnaugh Map을 사용한 진리표 해석방법을 이해한다. 그 후, 동작적 모델링, 자료흐름 모델링으로 회로를 모델링하여 각 모델링 ... 방식의 특성을 확인한다. 최종적으로 코드 시뮬레이션을 통하여 설계가 잘 되었는지 확인해본다.2. 실험 결과 진리표를 보고 동작적 모델링과 자료 흐름 모델링으로 작성하시오.1) 진리

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... om/entry.nhn?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로로 NAND 게이트는 입력 모두가 참(1)일 때만 출력 ... 이 거짓 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로로 게이트의 입력을 A, B, 출력을 C라 하면 의 논리식을 구현한 것이다. 입력 모두가 거짓일 때만 출력이 참이 되

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 예비보고서1 Basic Gates

1. Basic Gates실험목적? Logic gates의 종류에 대해 알아보고, gate를 이용하여 회로를 구성하는 것에 익숙해진다.? Gate를 이용하여 회로를 구성 ... 알아본다.실험이론? Logic gates디지털 회로의 가장 기본적인 요소로써 대부분이 두 개의 입력과 하나의 출력으로 구성된다. 처리하는 데이터에 따라서 각 단자는 2진수 상태가 되 ... 다는 것이다. 이 Boolean algebra로 포현된 식이 바로 Boolean equation이다.? De Morgan 법칙논리회로에서 De Morgan 법칙은 AND 연산자

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[논리회로실험] 실험8. counter

과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... .Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

Non-Ai HUMAN
| 리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
논리회로설계실험 프로젝트 라인트레이서

논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답 ... 할 수 있다.이번 실험에서는 ROM중에서도 프로그래밍이 가능한 PROM을 이용해 프로그래밍 한다.■ PROM(Programmable Read-Only Memory)입력 신호들이 인가

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
논리회로실험 A+결과보고서 2 Electrical feature of CMOS semiconductor

1. 실험 과정 및 결과 실험 1) Inverter의 입출력 특성 확인Inverter(74HC04)를 이용하여 회로를 구성하고 에 를 입력하였다. 에는 오실로스코프에서 peak ... 는 도중 구성한 회로를 건드려서 결과 화면에 살짝 노이즈가 있다. 실험 2) Schmitt-trigger의 입출력 특성 확인두 번째 실험은 첫 번째 실험과 회로 구성과 설정 ... 었지만 XY모드로 봤을 때는 노이즈가 있었으며, 로의 천이와 로의 천이 사이가 실험1과는 다르게 큰 폭으로 나타났다. 이는 히스테리시스 특성으로 abnormal영역이 작아져 Schmitt trigger가 노이즈에 강하다는 것을 의미한다.

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09 | 수정일 2020.10.13

다운로드 장바구니
논리회로실험 A+예비보고서 2 Electrical feature of CMOS semiconductor

. 실험 이론1) Logic Levels & DC Noise margin (DC 특성)-Logic Level : 논리 조건(긍정, 부정)을 수치로 표시한 것으로, 논리 대수에서 보통 ... 긍정을 1, 부정을 0으로 한다.-Noise margin : 논리회로에서 사용하는 논리 값은 1(High=VCC), 0(Low=GND)의 두 종류인데 실제 물리적인 논리소자 ... 들이 취하는 전류, 전압 값들은 연속적이다. 이러한 연속적인 값들에 대해 논리소자들은 High, Low의 범위를 지정하여 사용한다.5.예상 결과실험 1)Inverter의 출력

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

-Conditionally “execute” inside of always block< 중 략 >2.실험2.1 Part Ⅳ : BCD 카운터 설계◉실험목적 : 50-MHz clock

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
[A급자료] 아주대 논리회로실험 Quiz대비자료

1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

Non-Ai HUMAN
| 시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
기초전자회로실험1- 디지털공학 실험 논리게이트 1.2 예비 자료

[표 4-1]입력출력ABX001011101110[표 4-2]입력출력ABX001010100110[표 4-3]입력출력AX0110[표 4-4]입력출력AX0110[표 4-5]입력출력AX0011[표 4-6]입력출력ABX000010100111[표 4-7]입력출력ABX0000111..

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2019.03.24 | 수정일 2019.03.29

다운로드 장바구니
<논리회로실험>D래치와D플립플롭

)에서 DC레벨을 관찰할 수 있을 것이다.그림 8. D플립플롭 테스트 회로그림 9. D플립플롭 테스트 회로 구성그림 10. D플립플롭 펄스 발생기 1 kHz2.2 실험 결과2.2.1 D래치 ... . D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2 ... 부품적색 LED, 녹색 LED, 7400 NAND게이트, 7404 인버터, 7474 D플립플롭, 330Ω 저항 2개, 1.0kΩ 저항 2개그림 6. 실험에 사용된 부품Ⅱ. 본 론2

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
<논리회로실험>J-K플립플롭

2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨 ... 된다. 그림 7은 74LS76안에 있는 두 개의 플립플롭을 사용한 리플 카운터를 보여주고 있다. 회로를 구성하고 실험 결과에Q _{A}와Q _{B} 출력을 그려라.그림 72.2 실험 ... 으로 그림 13 모의실험. 입력 J(HIGH)-K(LOW), 출력 Q=LOW (녹색LED ON)- 회로 테스트 관찰:회로 구현 시 나타날 반응 토글과 같을 것이라고 예상했다. Q가 계속

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR ... 게이트- 입력 중 어느 하나 또는 두 개가 모두 1일 때출력이 1이 되는 논리회로AND 게이트- 두 입력이 모두 1일 때만 출력이 1- 한 입력이 1이고, 다른 입력이 0이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
논리회로실험. 실험6. Latch & Flip-Flop

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.30과목명: 논리회로실험교수명: 최연익 교수님분 반: 금 ... 요일도와 실제 실험 회로 비교.- 예비보고서의 결선도에서Q,{bar{Q}}의 표시가 안되있는데 8번핀과 11번핀이 각각Q,{bar{Q}} 이다.- 인에이블 S-R 래치를 구성하기위해 ... (t-1)0110:Reset1011:Set1111XX0Q(t-1)실험2. 인에이블 D 래치1. 예비보고서의 결선도와 실제 실험회로 비교- 인에이블 D 래치는 첫 번째 실험 S-R래치

Non-Ai HUMAN
| 리포트 | 13페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로실험9. 멀티플렉서

논리회로실험 결과 보고서실험. 멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰A>= B 경우의 2비트 비교기 진리표입력출력데이터연결A1A2B2B1X00001B’0 ... 아 하나의 출력을 결정하는 역할을 한다는 것을 실험을 통해 이해할 수 있었다.▶ 실험결과 정리.1) 그림9-4의 회로가 진리표의 상부 절반만을 올바르게 출력하고 하부 절반에 대해서 ... *************1001001101011011000011101000111001110101B’101101100111101111101111111▶ 실험 도면▶ 실험결과 정리.멀티플렉서

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기