"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 201-220 / 4,713건

아주대 논리회로실험 실험10 DAC & ADC converter 예비보고서

를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2020.11.15과목명: 논리회로실험교수명:분 반:학 번:성 명:실험10 예비보고서- DAC & ADC converter -1 ... . 실험 목적- DAC와 ADC 변환기 회로를 구성하고 동작원리를 이해한다.2. 실험 소자1) 74HC○○칩- 74HC시리즈의 74는 TTL IC를 의미하고, HC는 High ... 은 전압이 인가되고, 단자가 활성화 되었을 때 MSB부 터 하위비트의 전류는 앞의 전류의 1/2배가 되는 특성을 가진다.4. 회로 결선도- 실험1(DAC), 실험2(ADC)5

리포트 | 6페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
아주대 논리회로실험 실험3 가산기 & 감산기 예비보고서

"}4. 회로 결선도실험1. 반가산기 실험2. 전가산기실험3. 반감산기 실험4. 전감산기5. 실험 과정실험1. 반가산기1) 다음 그림과 같이 74HC86, 74HC08을 준비 ... 실험3 예비보고서IEEE Code of Ethics(출처: http://www.ieee.org)We, the members of the IEEE, in recognition of ... )을 가진 NOT Gate 6개로 구성되어있고, 입력값에 해당하는 output의 결과를 Yn에 해당하는 핀에 출력한다. 양쪽의 핀이 7개씩 총 14개가 존재하고, 7번 핀과 14핀은 회로

리포트 | 8페이지 | 1,000원 | 등록일 2021.05.07 | 수정일 2021.07.23

다운로드 장바구니
아주대학교 논리회로실험 / 6번 실험 Latch, Flip-Flop 결과보고서

실험 회로 결선도1번 실험 스케메틱1. 필요한 소자를 준비하고 전원과 GND를 연결한다.2. 7400 소자 1A와 2A에 각각 S와 R을 입력한다.3. 1B에 C(CR)을 입력 ... 인 경우는 1이 출력이 되기는 하지만 부정이라고 하는데 고찰에서 후술하겠다. 본 회로 또한 결과가 이상적이라면 위와 같은 결과가 유도될 것이다. 실제 실험 영상을 통해 확인한 결과 ... 는h)의 변형이다. 1번 실험 회로에 Not gate 소자 하나를 더 사용하고 일부 입력을 제거했다.D 플립플롭은 CP를 원하지 않는 상태 (S,R=1)를 제거하기 위해 고안

리포트 | 9페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
판매자 표지

디지털 회로 실험 및 설계 - 기본 논리 게이트(Gate) 및 TTL, CMOS I.F 실험 2

디지털회로실험및설계 결과 보고서 #1( 기본 논리 Gate 및 TTL, CMOS I/F 실험 )과 목담당교수제 출 일학 번이 름1. 회로도, 이론값, 실험결과실험 1) 전압 ... 4.4V4.4V3V0V0V0V0V0V0V0V0V논리레벨HHLLLLLLLLL실험결과)0.0V 0.5V 1.0V1.5V 2.0V 2.5V 3.0V3.5V 4.0V 4.5V 5.0V입력 ... Level 측정실험 : 입력전압 변화에 따른 출력전압의 상태를 측정하고 기록하시오.이론값)입력전압0.0V0.5V1.0V1.5V2.0V2.5V3.0V3.5V4.0V4.5V5.0V출력전압

리포트 | 14페이지 | 3,000원 | 등록일 2023.09.22

다운로드 장바구니
아주대학교 논리회로실험 / 6번 실험 Latch & Flip_Flop 예비보고서

이 연결되어 있음을 가정한다.2. 실험 목적본 실험에서는 이전까지와는 달리 순서 논리회로들을 다룬다. 정확히는 플립플롭과 래치에 대해 다루는데, 해당 소자들은 현재의 입력의 조합 ... 적으로는 플립플롭 회로와 같은 기능을 수행하나, 클록을 사용하지 않는다는 점에서 비동기식 순서 논리회로다. 단, 좀 더 정확히는 클록 신호가 1이 아니면 작동하지 않는다. 본 실험 ... 6번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 6. Latch & Flip-Flop1. 회로 결선도※ 이때, 다이오드 출력에는 저항

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
논리회로실험 A+예비보고서 10 DA & AD Converter

) 회로의 구성과 동작 원리에 대해 이해할 수 있다.2. 실험 이론1) D/A converter (Digital신호를 Analog신호로 변환)-디지털 신호를 연속한 아날로그 신호로 변환 ... 1. 실험 목적-D/A Converter (Digital to Analog Converter)와 A/D Converter (Analog to Digital converter ... 신호로 변환)-무질서한 아날로그 신호를 규칙적인 디지털 신호로 변환하는 것으로 전자회로에 효율적으로 전달하기 위해 사용되고 온도, 압력, 유량 등을 컴퓨터에 입력할 때 사용한다.

리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차 - Flip-flops and registers

하고 ISE의 simulation 기능에 대해 배운다.2. 실험 이론● Sequential logic circuitCombinational logic circuit ; 조합 논리회로 ... logic circuit ; 순차 논리회로에서는 이전의 회로 상태가 다음 출력에 영향을 미치는데, 이는 보통 활성화되는 주기를 가진 clock이라는 신호에 의해 출력이 결정되는 시점 ... 이 정해진다.● SR(Set-Reset) latchSR latch는 가장 기본적인 순차 논리회로 소자로서, XOR gate 두 개를 통해 구성되는데, 각 XOR gate의 입력

리포트 | 24페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
두더지 잡기 verilog with BGM ( A+ 프로젝트 결과물, 논리회로실험, 디지털시스템실험 )

디지털 시스템 실험 ( 논리 설계 실험 ) 최종 프로젝트 과제입니다.두더지 잡기 게임이며, 게임 시작과 동시에 음악도 재생됩니다.A+ 받았으며 퀄리티 보장합니다.

리포트 | 1페이지 | 10,000원 | 등록일 2020.11.14 | 수정일 2020.11.19

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험

의 Cout과 Sum의 결과를 확인하여 그림 4와 같은 전가산기의 회로를 만들 수 있다. 마찬가지로 실험3에서 이용하는 회로는 그림4를 참고하여 연결하여 표2와 같은 진리표의 결과를 구할 수 있다. ... Chapter 1. 실험 목적반도체 소자를 활용하여 반가산기의 Truth Table을 확인하고, 반가산기를 사용하여 전가산기의Truth Table을 확인할 수 있다.Chapter

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
논리회로실험 A+결과보고서 10 DA & AD Converter

알아보는 실험이었다. 우리 조는 회로에 대해 충분한 이해를 하고 실험을 진행하여 진행에 문제점이 없었다. 또한 BCD의 출력 결과를 다이오드4개를 통해 확인하거나 74HC05 ... 1. 실험 과정 및 결과실험 1) DAC (Digital to Analog Converter)(1) single pulse clock으로 single pulse를 가하여 D/A ... Converter의 출력을 측정한다.실험은 사각파로 진행하였으나, 싱글 펄스를 오실로스코프가 아닌 손으로 직접 입력해 준다면(74HC90의 14번 핀을 high에서 low로 입력

리포트 | 12페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 예비보고서

10번 실험 예비보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :실험 10. D/A & A/D Converter (DAC & ADC)1. 회로 결선도 ... 을 확인한다. 아날로그 신호를 디지털로 변환하는 데는 표본화, 양자화, 부호화가 이루어지는데, 본 실험에서는 이러한 과정을 ADC 회로를 구성하여 이러한 일련의 동작 원리에 대해 ... 이해한다. 또, 역으로 DAC회로 또한 구성해보고, 저항 Rf가 두 회로의 출력 파형을 어떻게 변화시키는지 확인한다.3. 실험 도구 및 소자IC 이름74HC04 (Hex

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
논리회로실험 첫번째 프로젝트 BCD to 7segment 가산기 결과

논리회로설계실험 프로젝트 #1BCD to 7 segment 가산기1. 설계 목표BCD, BCD 덧셈, 7 segment에 대해 조사해보고, BCD to 7segment adder ... 회로가 좀 더 복잡해진다는 것과 데이터들을 저장할 공간이 더 필요하다는 것이다.한자리 수의 BCD표10진수BCD842 ... 역할을 하는 점 행렬에 비해 단순하기 때문에 전자 회로의 내부적인 수치를 보여 주는 데 자주 사용된다.- 7 segment 표시 장치의 각 획은 맨 위쪽 가로 획부터 시계 방향

리포트 | 10페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
아주대학교 논리회로실험 / 10번 실험 D/A, A/D Converter 결과보고서

번 실험 회로 결선도1번 실험 스케메틱1. 실험에 필요한 소자와 전원을 준비한다.2. 7490 소자에 각 핀에 필요한 입력을 대입한다.(14번 핀 ? CLK, 2,3,6,7 핀 ... 출력과 연결해준다. 이후 각 출력에 해당하는 저항을 직렬로 연결해준다.7. 741 AMP의 결선도에 맞게 회로를 구성하고 출력을 확인한다.8. 저항의 값을 바꾸는 등 실험의 조건 ... 에서는 여러 소자를 이용하여 DAC 회로를 구성하고 그 기능과 작동을 확인하는 실험이다. 회로는 74HC90 칩 1개과 74HC04칩 1개 그리고 74HC03칩 1개를 사용한다.주어진

리포트 | 5페이지 | 1,000원 | 등록일 2021.07.20

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 설계계획서

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부FPGA

리포트 | 3페이지 | 1,500원 | 등록일 2021.10.24

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설계및실험, Decoder & Encoder 실험

Chapter 1. 실험 목적게이트를 활용하여 Decoder, Encoder를 설계해서 둘의 관계를 알게되고 LED BAR를 사용해서 Decoder를 동작시켜보자Chapter 2 ... 고르게 되면 이에 대한 n개의 출력으로 2진수의 정보가 출력되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이 ... 다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보를 암호화 시키는 역할을 한다. 여기서 암호화란 컴퓨터에게 정보를 전달할 때 정보를 전송하는 방식이 다른 장치에 전달

리포트 | 8페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
전자공학과 논리회로실험 A+ 프로젝트 보고서 (VHDL코드포함)

1. 설계 목표 및 요구사항1) 설계 요구사항. -FPGA Kit에서 7 segment 모듈과 Keypad 모듈을 이용하여 Digital Lock을 설계한다. -Digital Lock은 6자리 비밀번호를 설정하는 기능, 설정된 비밀 번호가 입력되면 잠금 해제되는 기능,..

리포트 | 17페이지 | 3,000원 | 등록일 2020.12.17

다운로드 장바구니
울산대학교 디지털실험예비22 디지털 논리회로의 전압특성과 지연시간

디지털회로 22. 디지털 논리회로의 전압특성과 지연시간학번 : 이름 :1. 실험 목적2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 회로의 특성 ... 을 파학한다. (동작 주파수를 높게 변화시키면서 실험할 것)2. 실험 이론모든 디지털 기기들은 디지털 논리회로에서 배운 부울대수의 AND, OR, NOT의 3개로 연산하는 장치이 ... 을 만들 수 있다. 이미 실험한 아날로그 회로에서 신호들의 연속 값은 연속이지만, 디지털 논리회로는 0(False)과 1(True)의 2개의 논리 값만 사용한다. 논리는 전기회로

리포트 | 5페이지 | 2,000원 | 등록일 2021.03.20

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

한다. 베릴로그의 게이트 수준의 회로 모델링에는 and, nand, or, nor, xor, xnor 등의 논리 게이트가 사용되며 0과 1로 구성된 두 개 이상의 입력과 하나의 출력 ... 을 가진다. 위의 모듈 설명과 마찬가지로, 하나의 모듈을 구성할 시에 게이트 프리미티브를 인스턴스한다.[3]테스트벤치(testbench):테스트벤치는 HDL 로 설계한 논리회로 ... 8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
논리회로실험_A+결과보고서_6_Latch & Flip-flop

)을 이용하여 회로를 구성하는 실험이었다. 구성한 회로는 Latch(비트를 저장하는 논리회로)이다. C값이 Enable이므로 C값이 1일 때 R(Reset)값이 입력되면 0이 출력 ... 1. 실험 과정 및 결과실험 1) R-S Latch with Enable⇒실험1은 4개의 2-input NAND gate를 1개의 74HC00칩(2-input NAND gate ... ()을 의미한다. 또한 C(enable)값이 0일 때도 을 출력한다. 실험 결과는 위의 표와 같으며 이는 예비보고서의 Truth Table과 다르다. 예비보고서에서는 S값과 R값

리포트 | 8페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
논리회로실험 A+예비보고서 6 Latch & Flip-flop

들을 저장하기 위한 디지털 논리회로이다.-하나의 데이터 입력, 하나의 클럭 입력, 하나의 출력을 갖는다.-클럭 입력이 활성화되면, 입력되고 있는 데이터가 입수되어 저장되고, 즉시 또는 ... 출력이 변한다.2) Flip-Flop-트랜지스터를 사용한 대표적인 논리회로이며, 쌍안정 멀티 바이브레이터라고도 한다.-2개의 안정 상태를 가지고 있으며 제어펄스를 가함으로써 이 2 ... 1. 실험 목적-여러 종류의 flip-flop을 구성해보고 그 동작 특성을 알아볼 수 있다.2. 실험 이론1) Latch/Latch with enable-하나 이상의 비트

리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기