"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 241-260 / 4,704건

(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서1

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험1 ... . Basic Gates1) 실험목적1. Logic gates의 이해2. Logic 회로 구성 법칙의 이해- Boolean equation의 이해- De Morgan의 법칙 이해2 ... 값)로 처리된다. 정확한 수치는 각 IC(Intergrated Circuit, 집적 회로)마다 조금씩 다르다.· 특정 논리회로는 그것을 기본 gate들로 구성하여 도식화할 수 있

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서3

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험3 ... 를 구성할 수 있다.3. 불 대수식과 드 모르간 법칙을 이용하여 다양한 회로를 고안할 수 있다.2) 실험이론- 논리 회로에서의 연산: 디지털 컴퓨터들은 다양한 정보처리 작업을 수행 ... , FS)라고 한다.- 반가산기 (Half adder): 2개의 2진수 X, Y 논리변수를 더하여 합(Sum)과 캐리(Carry)를 산출하기 위한 조합 논리회로이다.- 전가산기

리포트 | 7페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서9

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험9 ... 변환동작의 원리와 특성을 이해한다.2) 실험이론※ 카운터 (Counter): 클럭에 의해서 동작할 때 수나 상태의 시퀀스를 통해서 나타낼 수 있는 논리 회로를 말한다.2진 계수 회로 ... . Counter1) 실험목적1. 2진 시스템에서의 2진 카운터에 대해 이해한다.2. 2진 시스템에서의 숫자표시 회로를 구성하고 확인한다.3. 카운터를 이용한 인코딩과 디코딩의 코드

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서3

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험3 ... . 가산기와 감산기0) 실험 목적1. 논리 게이트를 이용하여 간단한 연산 회로를 직접 만들고 원리를 이해한다.(반가산기, 전가산기, 반감산기, 전감산기)2. 나아가 2비트를 계산 ... 하는 연산 회로를 직접 만들고 원리를 이해한다.3. 논리회로가 취급하는 데이터와 우리가 사용하는 데이터의 관계를 이해한다.1) 실험 과정 및 결과실험1? 예상 결과반가산기 불대수식S

리포트 | 12페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서6

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험6 ... ) 실험이론(1) 래치(Latch)- 하나 이상의 비트들을 저장하기 위한 디지털 논리회로이다. Latch는 하나의 데이터 입력, 하나의 클럭 입력 그리고 하나의 출력을 갖 ... -Flop의 특징? 내부가 논리 회로로 구성되어 있기 때문에 논리 회로에 준하는 빠른 동작속도를 갖는다.? 컴퓨터의 기억장치를 구성하는 회로에서 주로 사용되는 방식인 디램의 기억

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 예비보고서7

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... . R.2) 실험이론※ RAM (Random Access Memory)RAM은 Random Access Memory의 약자로 기억된 정보를 읽어내기도 하고 다른 정보를 기억시킬 수 있 ... 을 사용함으로써 외부의 제어 상태에 따라 정보를 random하게 memory에 기록하거나 읽어낼 수 있다. 이번 실험에서 사용하는 memory들은 positive logic일 때

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서7

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험7 ... (Q(t-1))를 유지하도록 하기 때문이다.? 실험 결과회로도결선도? LED를 밑에서 오른쪽으로 옮긴 것을 제외하곤 결선도와 같게 회로를 구성했다.결과OE0=1, OE1=0, In ... . R.2. RAM의 종류와 기본적 동작원리에 대해 이해한다.3. RAM이 어떻게 이용될 수 있을지 생각해본다.1) 실험 과정 및 결과실험1? 예상 결과READWRITEOUTPUTOE

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
논리회로실험 A+결과보고서 2 Electrical feature of CMOS semiconductor

1. 실험 과정 및 결과 실험 1) Inverter의 입출력 특성 확인Inverter(74HC04)를 이용하여 회로를 구성하고 에 를 입력하였다. 에는 오실로스코프에서 peak ... 는 도중 구성한 회로를 건드려서 결과 화면에 살짝 노이즈가 있다. 실험 2) Schmitt-trigger의 입출력 특성 확인두 번째 실험은 첫 번째 실험과 회로 구성과 설정 ... 었지만 XY모드로 봤을 때는 노이즈가 있었으며, 로의 천이와 로의 천이 사이가 실험1과는 다르게 큰 폭으로 나타났다. 이는 히스테리시스 특성으로 abnormal영역이 작아져 Schmitt trigger가 노이즈에 강하다는 것을 의미한다.

리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09 | 수정일 2020.10.13

다운로드 장바구니
논리회로실험 A+예비보고서 2 Electrical feature of CMOS semiconductor

. 실험 이론1) Logic Levels & DC Noise margin (DC 특성)-Logic Level : 논리 조건(긍정, 부정)을 수치로 표시한 것으로, 논리 대수에서 보통 ... 긍정을 1, 부정을 0으로 한다.-Noise margin : 논리회로에서 사용하는 논리 값은 1(High=VCC), 0(Low=GND)의 두 종류인데 실제 물리적인 논리소자 ... 들이 취하는 전류, 전압 값들은 연속적이다. 이러한 연속적인 값들에 대해 논리소자들은 High, Low의 범위를 지정하여 사용한다.5.예상 결과실험 1)Inverter의 출력

리포트 | 6페이지 | 1,000원 | 등록일 2020.10.09

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림 ... 후, 그에 맞는 회로를 그려 모듈을 완성하였다. Karnaugh map의 결과는 아래와 같았다. (밑줄 표시된 신호가 invert된 신호)Result(2) = XOR(Key(2

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
서강대학교 디지털논리회로실험 9주차 - Memory Devices and dot/key-matrix interfaces

1. 실험 목적ROM, RAM과 같은 기본적인 메모리 소자들의 동작 원리와 활용 방법을 이해하고, 이 중 ROM을 이용해 임의의 기능을 수행할 수 있는 combinationmal

리포트 | 22페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
[논리회로설계실험] 1bit full adder & 4bit full adder (logic gate 구현)(성균관대)

가능하다는 것을 알 수 있다.이번 실험에서는 1-bit full adder의 경우 dataflow, gatelevel로 구현하였다. 역시 full adder하나만으로 진행하는 단일

리포트 | 7페이지 | 1,500원 | 등록일 2024.06.07 | 수정일 2025.06.09

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

Chapter 1. 실험 목적74LS47 소자를 이용하여 7-segment 시스템을 표현할 수 있다.Chapter 2. 관련 이론1. CodeCode는 컴퓨터에서 사용하는 정보 ... 되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보 ... encoder은 의 진리표를 참고하여 회로를 그릴 수 있다. OR 게이트 소자인 74LS32 2개로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인

리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

홍익대_디지털논리회로실험_1주차 예비보고서_A+(분반 보고서점수 1등)

디지털 논리실험 및 설계 1주차 예비보고서실험 준비1.1 AND 게이트7408의 datasheet를 읽는 법을 간단하게 서술하고 기본 실험 (1)의 회로를 어떻게 결선하여야 하 ... 이 나온다. 7번 pin은 Gnd, 14번 pin은 Vcc이다.-기본 실험(1)의 회로를 구성하는 방법-A 스위치를 1번 핀에 연결, B 스위치를 2번 핀에 연결, 3번 핀과 X ... 다. VCC에서 GND로 어떠한 구성 요소 없이 바로 전류가 흐르기 때문에 과열될 수 있고 화재나 폭발 가능성이 있다..1.3 기본 실험 (4)의 회로를 구현하시오.1.4 응용

리포트 | 5페이지 | 1,500원 | 등록일 2024.05.15

다운로드 장바구니
판매자 표지

[알기쉬운 기초 전기 전자 실험 (문운당)] 12. 발광 소자의 특성 및 논리회로 결과보고서 (A+)

2. 카르노 맵과 관계식§ 진리표에 따라 7 세그먼트에 입력되어질 단자들에 대한 카르노 맵을 각각 그려보았습니다. 처음에는 주어진 데모만으로 관계식을 나타내기엔 너무 복잡하여, 입력변수들의 조합에 따라 함수값이 발생하지 않는 Don’t care의 개념을 적용하여, 검은..

리포트 | 3페이지 | 3,000원 | 등록일 2023.12.31

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,MUX & DEMUX

Chapter 1. 실험 목적MUX와 DEMUX의 원리를 확인 할 수 있다. Chapter 2. 관련 이론1. Multiplexer(MUX)먹스는 여러 개의 회로에서 입력된 신호 ... 중에서 어느 한 입력신호를 선택해 출력회로를 전달해주는 기능을 수행하는 데이터 선택 논리회로이다. 그리고 먹스를 활용하면 여러 개의 장치가 하나의 전용선을 공유할 수 있게 한다

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차 - Multiplexers, Three-state devices and Exclusive-OR

● MultiplexerMultiplexer는 여러 입력신호 중 하나를 선택해 단일 출력신호로 내보내는 회로로서 간단하게 MUX라고 하기도 한다.3. 결과 분석1) STEP 1~2이 실험은 Three ... 1. 실험 목적Multiplexer, Three-state, 그리고 Exclusive-OR gate의 동작원리와 활용방법을 이해한다.2. 실험 이론 ... -state device의 성질, 그리고 동작을 확인하기 위한 실험으로써, 두 입력 신호를 각각 Three-state buffer의 입력에 연결했고, 오실로스코프를 이용해 출력신호

리포트 | 21페이지 | 1,500원 | 등록일 2024.08.17

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA

디지털논리회로실험 2주차 실험 보고서목적- TTL logic gates의 동작 방법을 익히고, Logic level과 noise margins, fanout에 대해 이해한다. ... Logic: TTL논리 회로 소자에는 TTL과 CMOS가 있는데, 이번 실험에서는 TTL을 이용한다. TTL 논리회로에서는 입력과 출력 전류, 전압에 대한 기준이 있다. 먼저 전압에 대 ... - Gates를 이용해 논리 함수를 최적화해본다.- Wired OR logic의 특성과 활용 방법에 대해 이해한다.- FPGA를 이용하여 간단한 논리 회로를 구현하고 동작을 확인해본다

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 예비 보고서

실험5. 논리 게이트 및 부울 함수의 구현◆ 목적(1) AND, OR, NAND, NOR, XOR, XNOR의 논리 함수 개념과 Gate의 구조 및 기능을 습득한다.(2) 부울 ... 대수를 사용한 논리 회로의 표현 방식 및 등가 회로를 익힌다.◆ 이론(1) NOT(Inverter) : 하나의 입력과 출력을 가지며, 논리적 부정 연산을 행한다.AY0110(2 ... ) OR 게이트 : 입력 중 하나 또는 두 개가 모두 1일 때 출력이 1이 되는 논리 회로.AYC000011101111(3) AND 게이트 : 두 입력이 모두 1일 때만 그 출력이 1

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니
충북대학교 전자공학부 기초회로실험 논리 게이트 및 부울 함수의 구현 결과 보고서

다. 그리하여 각각의 회로에 1과 0의 값을 주는 실험을 하였는데 실험시 1에 해당하는 전압은 5V로 측정하였다. 논리 게이트를 사용하는 것은 쉬우나 부울대수가 복잡해지고 길어지 ... ◆실험 결과(1) SN7408로 회로를 결선하고, 1) B=0, 2) B=1, 3) B=Open 상태에 대하여 진리표를 작성하라.ABY000.1145V010.1440V100 ... V100.1430V113.7421V◆ 비고 및 고찰☞ 논리 게이트를 이용한 전류의 흐름을 알아보는 실험을 하였다. 인버터는 입력 값의 역수를 주고 AND게이트는 곱셈의 결과, OR

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.26 | 수정일 2020.09.15

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기