"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 381-400 / 4,713건

서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 결과 보고서

디지털논리회로실험서강대학교 전자공학과2017년 2학기 결과레포트실험2. Digital Logic Gates실험2. Digital Logic Gates1. 실험목적1. TTL ... 하므로 PSW의 연결을 제거하면 해당 입력은 HIGH이 될 것으로 예상된다.?실험 1-DInverter를 만든 회로로 출력은 입력의 반대 논리값이 나올 것으로 예상된다.?실험 1 ... )5.01V33.03mV실험 1-D의 결과는 우리가 예상했던 결과대로 나왔다. NOT 게이트, 즉 Inverter를 만든 회로로 출력은 입력의 반대 논리값이 나왔다.?실험 1

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

디지털공학실험 06. 조합논리회로응용 예비

실험목적반가산기와 전가산기의 원리를 이해한다.반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부상용 ALU의 기능을 이해상용화된 4비트 ALU를 이용하여 두수의 가감 ... 나온 합과 자리올림이 발생한다.전가산기두개의 이전수와 아래 자리에서 발생한 자리올림수를 더해주는 회로를 전가산기라 한다 즉 3개의 입력과 2개의 출력을 가지고 있다.산술논리 연산 ... 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 H일 경우 논리연산을 수행하며 L일 경우 산술연산을 수행하게 된다. 연산은 4비트 단위로 실행되며, 자리올림을 위하

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.29 | 수정일 2017.07.01

다운로드 장바구니
판매자 표지

디지털공학실험 06. 조합논리회로응용 결과

< 조합논리회로 응용 결과보고서 >실험사진[ 7-segment LED 회로 6, 8, 3 점등 사진 ]결과보고 및 검토 / 고찰 및 토의이번 실험에서는 회로에서의 스위치 사용 ... 는 디코더의 사용까지 학습하였다.그리고 그것을 통해서 조교님께서 잘 알려주신 덕분에 정확하게 회로로 구현할 수 있었고, 애노드형 7-segment LED소자, 디코더를 통해 4

리포트 | 1페이지 | 1,000원 | 등록일 2017.06.29

다운로드 장바구니
디지털논리회로 MULTISIM AND-OR-AND 게이트 회로실험

디지털 논리회로MULTISIM 레포트1. 주제 : AND-OR-AND 게이트 회로실험2. 목표 : multisim 프로그램을 간단한 회로실험을 통해 이용해보고 파악하도록 한다.3 ... +???의 형태가 된다.ABX*************. 방법1) 다음 회로를 multisim 프로그램으로 구현< AND-OR-AND 게이트 회로 >-> 과정(2) 위의 회로를 진리 ... -OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.28

다운로드 장바구니
[기초전자회로실험1] 디지털공학 실험 논리게이트 1.2 결과 자료

Preliminary report Electronic Engineering[표 4-1]입력출력출력전압측정치ABX0015.0095V0114.7886V1014.7043V1100V[표 4-4]입력출력출력전압측정치ABX0000.0071V0115.0093V1014.9095V11..

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.24 | 수정일 2019.04.01

다운로드 장바구니
[논리회로 및 실험] Exclusive-OR 게이트

논리 회로가 서로 동일한 지를 확인 및 증명해본다.실험에 사용된 기기 및 칩, 기타 부품들Logic Lab Unit Model 92007400 IC 핀 1개7404 IC 핀 1개 ... *************0111010검토: 실험 결과를 토대로 이 회로의 동작을 설명하여라.실험에 쓰이는 게이트:NOT 게이트: 입력 1개와 출력 1개가 있는 게이트로써 논리 부정을 나타낸다. 따라서 입력 ... 실험 3: Exclusive-OR 게이트 #1,2,5실험의 목적Exclusive-OR 게이트에 대해서 이해하고 NOT, AND, OR 게이트를 사용한 XOR 게이트 회로 구현

리포트 | 11페이지 | 1,500원 | 등록일 2016.07.13

다운로드 장바구니
[논리회로 및 실험] 불 대수와 드모르간의 정리

논리 회로를 구성하여 서로 동일한 지를 확인 및 증명해본다.실험에 사용된 기기 및 칩, 기타 부품들Logic Lab Unit Model 92007400 IC 핀 1개7432 IC ... 이 회로가 어떤 게이트처럼 동작하는지 검토하여라.실험에 쓰이는 게이트:NOT 게이트: 입력 1개와 출력 1개가 있는 게이트로써 논리 부정을 나타낸다. 따라서 입력의 반대로 출력 ... 로써 논리곱을 나타내며, 입력이 모두 1인 경우에만 출력이 1이 되고, 하나라도 0이 있으면 출력은 0이다. 불 대수식은 F=XY 이다.실험 과정 및 고촬:이 실험에서의 회로에서는 A,B

리포트 | 6페이지 | 1,500원 | 등록일 2016.07.13

다운로드 장바구니
논리회로설계실험 기본게이트설계 결과보고서

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표주어진 진리표를 해석하여 해당하는 입출력 관계를 가진 논리회로를 Xilinx 프로그램을 사용하여 설계 ... 해본다. 이때, 가장 간략화된 회로 설계를 위한 Karnaugh Map을 사용한 진리표 해석방법을 이해한다. 그 후, 동작적 모델링, 자료흐름 모델링으로 회로를 모델링하여 각 모델링 ... 방식의 특성을 확인한다. 최종적으로 코드 시뮬레이션을 통하여 설계가 잘 되었는지 확인해본다.2. 실험 결과 진리표를 보고 동작적 모델링과 자료 흐름 모델링으로 작성하시오.1) 진리

리포트 | 5페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... om/entry.nhn?docId=2835921&ref=y" AND 게이트와 반대로 부정 논리곱을 구현한 디지털 논리 회로로 NAND 게이트는 입력 모두가 참(1)일 때만 출력 ... 이 거짓 게이트와 반대로 부정 논리합을 구현한 디지털 논리 회로로 게이트의 입력을 A, B, 출력을 C라 하면 의 논리식을 구현한 것이다. 입력 모두가 거짓일 때만 출력이 참이 되

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 예비보고서1 Basic Gates

1. Basic Gates실험목적? Logic gates의 종류에 대해 알아보고, gate를 이용하여 회로를 구성하는 것에 익숙해진다.? Gate를 이용하여 회로를 구성 ... 알아본다.실험이론? Logic gates디지털 회로의 가장 기본적인 요소로써 대부분이 두 개의 입력과 하나의 출력으로 구성된다. 처리하는 데이터에 따라서 각 단자는 2진수 상태가 되 ... 다는 것이다. 이 Boolean algebra로 포현된 식이 바로 Boolean equation이다.? De Morgan 법칙논리회로에서 De Morgan 법칙은 AND 연산자

리포트 | 14페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로설계실험_라인트레이서_프로젝트_결과보고서

논리회로설계 실험 설계프로젝트라인트레이서1. 실험 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계를 수행 ... 하였다. 순차회로에서 수행한 내용들이 linetracer를 구현하는데 많이 사용되었으며 분주기 설정, finite state machine 설계 등이 있었다. 또한 VHDL로 작성된 코드 ... 를 RoV-Lab3000을 사용하여 직접 하드웨어로 구현해 보며 사용법과 주의 사항에 대하여 완벽히 숙지하였다. 그러나 이번 실험에서는 bit 파일이 아닌 mcs 파일을 PROM 설계

리포트 | 9페이지 | 6,000원 | 등록일 2018.01.10

다운로드 장바구니
[논리회로실험] 실험8. counter

과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... .Introduction이번 실험에서는 VHDL을 이용하여 Finite State Machine의 한 종류인 counter를 설계하였다. 이번에 설계한 counter는 'Binary ... /gray Counter'이다. 즉, Clock이 rising edge일 때마다 지정해준 모드에 맞는 count를 수행하는 counter를 설계하였다. 이번 실험에서도 통해서

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
논리회로실험 결과보고서7 Shift Register

Register 회로이다. 처음에는 초기화를 시키고, PR1, 2에 HIGH를 입력하였다. 그리고 Serial data는 low로 준 후, 클럭을 인가하였다. 실험의 truth ... -bit Shift Right Register 회로이다. Part 2 실험과 비슷하지만 그 회로에서 SER과 QE를 연결하였다. 처음에는 초기화를 시키고, A, B에 HIGH ... 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다. 결선도에서는 LED와 저항 부분을 기호로 표시하였다.? Part 1에서는 6

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 예비보고서7 Shift Register

2의 회로에서 SER과 QE를 연결하고 실험을 반복한다.Clock PulseL0L1L2L3L ... 7. Shift Register실험목적? Shift Register의 동작원리와 그 특징을 알아보고 실험을 통해 익숙해진다.? 실험에 사용하는 74HC76과 74HC96의 특성 ... 을 알아본다.실험이론? Shift Register: Shift Register는 저장된 데이터를 각 클럭 틱마다 한 비트씩 이동시킬 수 있는 n비트 Register이다.위의 왼쪽

리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[논리회로설계실험]Decoder와 Encoder설계

1. 실험 내용1) 3x8 Decoder - Data Flow Modeling 아래 진리표와 같은 값을 갖도록 Decoder를 설계하라.2) 3x8 Decoder ... )) and (not x(2)) and EN; -- 단순히 입력에 대한 출력을 지정해 주는 것이 아니라 converter와 and_gate를 이용한 동작을 위해 회로도의 흐름에 따라서

리포트 | 7페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험4. Multiplexer, Demultiplexer and Comparator1. 실험 ... . 기본 게이트로 3 비트 비교기를 논리 회로를 설계하여 그려라.3. 실험 노트- 별도 첨부4. 실험 회로도 및 예상결과i) Three-state buffer 소자의 동작을 TTL ... 가 High일 경우에는 출력이 Hi-Z 상태가 되게 된다.2. 기본 게이트로 4-to-1 Multiplexer의 논리회로를 설계하여 그려라.SelectorOutputS0S1f00I

리포트 | 18페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 4. Multiplexer, Demultiplexer and Comparator 예비 보고서

디지털논리회로실험예비 보고서[4주차]실험 4. Multiplexer, Demultiplexer and Comparator1. 실험 목적1) Tri-state 소자의 동작 원리 ... 하는 논리 회로 를 [그림 12]와 같이 설계할 수 있다.f=(x _{ 2}?y _{ 2})+(x _{ 1}?y _{ 1})+(x _{ 0}?y _{ 0})이다.[그림 12]3 ... 이 high-impedance 상태가 됨에 유의해야 한다.2) 4-to-1 multiplexer 구현실험에서는 [그림 6]의 회로 대신 NAND gate를 활용하여 [그림 17]과 같이

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 결과 보고서

디지털논리회로실험결과 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 개요1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 지 및 정답 : 별첨 #13. 실험 노트 : 별첨 #24. 실험 결과 및 분석1) 과정 1~4실험 키트의 ROM에 저장된 데이터를 확인하였다. 회로는 [그림 1], [그림 2 ... ]와 같다. ROM의 주 소 값은 DIP 스위치로 입력하였고 저장된 데이터는 LED를 통해 확인하였다. 이때, OE와 CE의 값은 0이 되도록 한다. 실험 결과는 [표 1]에 정리

리포트 | 6페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[논리회로실험] 실험6. ALU kit

과 목 : 논리회로설계실험과 제 명 : ALU_Kit담당교수 : 김종태 교수님학 과 :학 년 :학 번 : 2011314243이 름 :제 출 일 : 2013.05.07 ... 한다. 이전 실험에서는 carry in까지 고려했지만 이번 실험에서는 고려하지 않았다.② 논리연산 : 논리회로에서 배우는 연산이다. 즉, 'AND', 'OR', 'XOR', 'NOT ... ), 시프트연산을 수행하는 회로를 말한다. 이번 실험에는 총 11개의 state를 사용하여 11가지의 연산을 수행하는 ALU를 설계했다.Design① Describe what your

리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기