"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 941-960 / 4,713건

디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 결과 보고서

*************01111000111100100111100101111111011111111111111. Hazard 발생 실험2. Hazard 제거한 실험3. Dynamic Hazard 발생 회로 그림, 코드, 회로 ... 고 이를 또다시 진리표로 나타내서 좌변과 우변이 같음을 확인하였다.5단원의 첫 실험은 정적 해저드가 있는 회로를 관찰하는 것이었다. 시뮬레이션 결과 100ns 부근에서 글리치 ... ??Ⅹ?Ⅸ 실험결과0. Boolean LawsABCCOMM_R1COMM_R2ASSO_R1ASSO_R2DIST_R1DIST_R200000

리포트 | 3페이지 | 1,000원 | 등록일 2009.07.18

다운로드 장바구니
디지털 논리회로 실험, 부울법칙 및 드모르간, 글리치, 해저드, half/full adder 실험 예비 보고서

을 이해한다.⑤ 해저드를 제거하는 방법을 이해한다.⑥ Half Adder와 Full Adder의 구성과 동작 원리를 이해한다.⑦ Adder을 이용하여 간단한 논리회로를 직접 구성 ... 해본다.2. 기본이론1) 효율적인 논리 회로를 만들기 위해서는 최적화된 부울 방정식이 필요하다. 부울 방정식을 만드는 방법으로 부울 법칙과 드모르간 정리가 사용된다.부울 대수 법칙 ... 하는 노이즈 펄스로 인해 일어나는 컴퓨터의 일시적인 오동작. 잘못된 출력이나 시스템 충돌을 일으키는 원인이 된다. 하드웨어적인 문제.해저드(Hazard) : 논리 회로에서 입력 논리값

리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
[디지털]디지털논리회로실험 6~10장 예비 레포트

6장-대소 비교 회로, 일치회로 및 다중출력 회로를 설계하여, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하며 학습한다.7장-디지털 시스템에 사용되는 각종 부호변환 회로 ... 를 직접 설계한 후, 회로로 구현하여 도작 특성을 이해한다.9장-각종 인코더와 디코더를 구성하여 인코더와 디코더의 기능 및 동작원리를 실습을 통하여 이해한다.10장-멀티플렉서와 디멀티플렉서를 구성하여 각각의 기능 및 동작원리를 실습을 통하여 이해한다.

리포트 | 28페이지 | 1,500원 | 등록일 2006.04.04

다운로드 장바구니
논리회로실험- D/A CONVERTER, A/D CONVERTER 결과보고서

에 참가하여 실험을 완성하였다. 처음에 RESET을 잘못시켜주어서 7490칩이 제대로 COUNTER 동작하지 않아서 실험이 힘들었다. 먼저 보고서의 그림대로 회로를 구성한 뒤 출력 값 ... 9장 D/A CONVERTER & A/D CONVERTER 결과보고서(1) D/A converter1) 그림 4의 회로를 구성한다.2) Single pulseclock으로 s ... 음을 확인할 수 있다.**실험1에 대한 토의D/A CONVERTER에 관한 실험이었다. 실험 첫날 목요일에는 1번실험이 나오지 않아 부득이하게 다음날 금요일 아침에 다른반실험

리포트 | 10페이지 | 1,000원 | 등록일 2008.02.25

다운로드 장바구니
[공학기술]Digital 논리회로 실험에 관한 보고서(결과보고서)

12. Digital 논리회로 실험에 관한 보고서학과전자전기공학부학번20021296조성명김완섭점수표 1. NAND gate의 입출력 관계 특성그래프의 꺾인 점에서의 vi값Q3 ... 소자들을 통해 디지털 회로가 어떻게 구성되어지는지 실험을 통해 알아 볼 수 있었다. 오실로스코프상에서 XY PLAN으로 그래프가 점으로 구성이 되어 변화되는 기울기가 심하여 정확 ... 결론1학년 때 기초논리회로 시간에 배운 TTL NAND gate의 동작원리를 알아 볼 수 있었고, 부하를 점점 늘려서 달아봄으로써, 출력측에 같은 소자를 몇 개나 부하로 연결 될

리포트 | 2페이지 | 1,000원 | 등록일 2007.07.29

다운로드 장바구니
[논리회로실험] BASIC GATES (예비)

논리회로 실험3.BASIC GATES(예비)○실험목적기본적인 각 logic gate(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate ... 들로 구성된 logic회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.○예비보고서(1)실험방법 (1)에서처럼 2-input gate를 이용하여 3 ... ※ 진리표ABC000011101110※ XOR GATE 회로5. 논리소자(IC chip)을 제작하는 방법에는 DCTL, RTL, RCTL, DTL, TTL, ECL 등이 있다. 각각

리포트 | 14페이지 | 1,000원 | 등록일 2002.09.23

다운로드 장바구니
[회로실험] 논리게이트를 이용한 가, 감산기 설계

Tool Tutorial차 례1. Introdution 3~102. Materials & Methods 11Introdution- 실험목적논리 회로 설계에 사용하는 Function ... #회로실험1실 험 일 자2005년 4 월 6 일제 출 일 자2005년 4 월 5 일조 별 명 단담당 교수명pre reportDigital circuit Simulation ... program의 사용법 숙지 및 Simulation을 이용한 논리 회로의 작동 여부 확인하게 된다.- 배경 및 이론 = 1 \* GB3 ① Multisim 화면 구성 = 2

리포트 | 11페이지 | 1,000원 | 등록일 2005.06.30

다운로드 장바구니
[논리회로실험] 부울 함수 및 Karnaugh 맵

{=(A+C)(BAR A + B)(4) Karnaugh 맵으로 단순화한 곱의 논리합과 합의 논리곱 형태 회로 실험 결과{입 력출력 FABCD곱의 논리합합의 논리곱 ... 1. 실험 3. 부울 함수 및 Karnaugh 맵2. 이론(1) 부울 함수부울 대수는 논리 값 0, 1그리고 연산 AND, OR, NOT으로 정의된다. 부울 함수(Boolean ... : 74042입력 AND게이트 : 74082입력 OR게이트 : 74325. 실험 절차(1) 7408과 7404를 이용하여 그림5(a) 회로를 구성하라. 입력 스위치를 이용하여 표4와 같

리포트 | 7페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
D&A converter 컨버터 디지털 아날로그 컨버터 (논리회로 실험 결과)

을 서약합니다.학 부: 전자공학부제출일: 07.11.17과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 된다.《 D/A CONVERTER 실험 사진 》《 D/A CONVERTER 회로 구성 》①회로구성회로 구성을 살펴보면, 우선 3개의 IC칩과 다양한 저항, 그리고 OP AMP와 가변 ... 불안정한 계단파형》《 D/A CONVERTER 일반 파형 》《 volt 조절을 통해 얻어낸 계단 파형 》우리 조는 2번에 걸쳐 회로 구성을 다시 하였다. 위 실험 사진에서 확인

리포트 | 8페이지 | 3,000원 | 등록일 2007.11.18

다운로드 장바구니
논리회로 실험(차동증폭기와 능동 부하) 각종 실험 사진 및 PSPICE를 첨부한 만점 레포트입니다.

실험 4-1 : 능동 부하 또는 전류 미러 회로1) 전류 미러의 특성(1) 전류 미러의 특성=14.2kΩ=1kΩ↓ ↓ 2V5V10V15V0.114mA0.322mA0.698mA1 ... 하여 흐르므로, 원하는 전류를 다른회로에 똑같이 흘려보낼 수 있다.- 실험값, 시뮬레이션값, 이론값에 나타난 전류 미러의 비율을 살펴보면, 실험값에 대해선약 1.05~1.09정도 ... ↙↓↙ 이 회로가 비교기로 동작하는가? 이 결과를 “실험 4-2 : 차동 증폭기의 특성”의 1) 차동 증폭기의 입출력 전달 특성“ (1)항의 입출력 전달 특성을 이용하여 설명하여 보

리포트 | 18페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험 (증폭기의 주파수 응답) 실험에 대한 내용, 사진, 그래프를 모두 첨부한 만점레포트

대역폭은이 식을 이용하면 된다.2) 실험 4-2-2 : 2단 비반전 연산증폭기의 주파수 응답(1) 2단 비반전 연산 증폭기의 주파수 응답 구하기- 주파수 응답을 구한다.? 위의 회로 ... 실험 4-1 : 트랜지스터 증폭기의 저주파 응답1) 실험 4-1-1 : DC blocking capacitor 의 영향(1) 트랜지스터 증폭기의 설계(2) DC blocking ... 가 생기는 것을 알 수 있다. 이는 주파수가 고주파일 경우캐패시터의 임피던스가 약해지기 때문에 발생하는 현상이다.위의 실험을 PSPICE로 시뮬레이션 한 결과는 아래와 같

리포트 | 34페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험 (JFET의 특성 및 증폭기 응용) 특성과 이론내용을 정확히 분석

의 수치들은 회로1에서 워크벤치로 추출한 값들이다.) 포화 영역에서 드레인 전류가 다음의 식으로 주어짐을 이용하여, 위의 실험과정 2)의 JFET의 pinch-off 전압, 드레인 포화 ... 에 미치는 영향(1) 초기 저항값과 동작점의 설정- 앞의 결과를 이용하여 JFET 바이어스 회로를 설계한다. 예비리포트를 쓸 때,으로 설계하였지만, 실제 실험을 하면서를 맞추려 하 ... 니을 사용하게 되었다.- 설계된 JFET 바이어스 회로에서 동작점을 실험과정 1에서 구한 JFET 출력 특성 곡선에표시한다. 또 출력 특성 곡선에 부하선도 함께 그린다.※ 전달특성

리포트 | 19페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
[디지털]디지털논리회로실험 11,13,14장 예비 레포트

순차논리회로(Sequential Logic Circuit)는 입력에 의해서만 출력이 결정되는 조합논리회로(Combinational Logic Circuit)와는 달리 입력신호 이외 ... 에 현재의 출력상태 일부가 입력으로 피드백 되어 최종 출력을 결정하는 회로이다.이러한 순차논리회로의 가장 기본이 되는 회로가 플립 플롭 회로이다.플립 플롭(FF:Flip-Flop ... 되는 플립 플롭이다. D 플립 플롭의 논리기호, 논리회로, 진리표 및 동작 펄스 파형은 다음과 같다.DQCLKQ'InputOutputDClockQ00현재상태10현재상태010111(4

리포트 | 18페이지 | 1,500원 | 등록일 2006.05.11

다운로드 장바구니
실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증

실험 7. FPGA를 이용한 4비트 산술논리회로의 구현 및 검증목적 ;1. MyCAD에서 합성한 회로를 FPGA로 구현하는 방법을 익힌다.2. 실험 6에서 설계한 4비트 산술논리 ... 까지의 실험처럼 개별 논리회로 소자를 이용하여 회로를 구현하는 것은 비용 및 시간이 많이 소요된다. 따라서 IC 칩으로 구현하기 이전에 FPGA (Field Programmable ... 하시오1. 실험 6의 의 4비트 산술논리회로를 설계한다.2. 1.에서 설계된 회로를 심볼화 시킨 후, 와 같이 입/출력 버퍼를 추가하여 구성하시오. 4비트 산술논리회로(버퍼 추가

리포트 | 3페이지 | 무료 | 등록일 2006.12.20

다운로드 장바구니
디지털 개념과 디지털 논리회로 개념정립. 실험목적 : 브레드보드와 집적회로 IC (Integrated Circuit)의 개념과 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다. 디지털멀티미터 DMM (Digital Multi Meter) 와 전원공급기(power supply)의 일반적인 기능을 이해하고 사용할 수 있도록 그 사용법을 익힌다.

Report for experiment실험 조 : ·학번 :이름 :실험일시 :Page 1Title디지털 개념과 디지털 논리회로 개념정립Purpose브레드보드와 집적회로 IC ... 가 가능하다. 한편, 바이폴러형은 제조공정이나 소비전력의 점에서 MOS형에 열등하지만 속도적으로 유리하다. 일반적으로 논리회로를 1칩(약 1㎠)상에 100개 정도까지 탑재(搭載)한 것 ... ,험조 : ·학번 :이름 :실험일시 :Page 2Materials1. 브레드보드2. 집적회로 IC (Integrated Circuit)3. 디지털멀티미터 DMM (Digital

리포트 | 14페이지 | 1,000원 | 등록일 2015.03.29

다운로드 장바구니
[논리회로 실험] 가산기 실험 결과보고서

실험 4. 가산기 결과 보고서1.그림 4.1의 회로를 구성하고, 측정된 전압을 표 4.3에 기입하시오,ABSC*************1012.그림 4.3의 회로를 구성하고, 측정 ... ,00000001100101001101100101010111001111115.그림 4.6의 회로를 구성하고, 측정된 전압을 표 4.7에 기입하시오,< 고찰 >반가산기와 전가산기를 이용하여 논리회로를 구성해 보았다.7486게이트를 처음으로 사용 ... 된 전압을 표 4.4에 기입하시오,ABSC00000110101011013.그림 4.4의 회로를 구성하고, 측정된 전압을 표 4.5에 기입하시오,ABZSC

리포트 | 3페이지 | 1,000원 | 등록일 2003.05.14

다운로드 장바구니
논리회로 실험(Negative Feedback 증폭기와 안정성) 모든 실험 내용과 데이터, 그래프 , 표등을 첨부한 만점 결과 레포트

의 직선성을 feedback이 있는 회로에서 좋아지는가? 그 이유는?- 위의 실험결과에서 보듯이, feedback이 있음으로 해서 직선성, 즉 linearlity가 좋아진다. 이것 ... 이득을 이용해서 회로의 증폭 안정성을 높여주는 것이라 하겠다. 그리고 이것은 전자회로에서 trade-off 현상이라고도 한다.6.4.2 실험 6-2 : 병렬-직렬(shunt-s ... 과 트랜지스터의 동작점이 변하지 않음을 보이시오.↖와가 직렬로 연결되어 있다.↖와가 병렬로연결되어있다.- 즉 두 회로는 동일하므로 두 회로에서 트랜지스터과의 동작점은 같다. 실험과정

리포트 | 16페이지 | 3,000원 | 등록일 2008.02.28

다운로드 장바구니
논리회로 실험 Latch & Flip-Flop 래치 & 플립플롭 결과 레포트

을 서약합니다.학 부: 전자공학부제출일: 07.10.13과목명: 논리회로 실험교수명: 박성진 교수님조: 10조학 번: 200320474 200320463성 명: 이준범 이영길실험 ... 5.래치와 플립플롭(Latcj & Flip- flop)실험 1.예비과제 1에서 구한 R-S latch를 구성한 후 출력을 측정하라.《 R-S Latch의 회로 구성도 》《 R-S ... Latch의 실험 사진 》회 로 도《예비회로에서 조사한 R-S Latch 》SRQ00사용안함(undefined)01110011변화없음(Latch)《R-S Latch의 Truth

리포트 | 9페이지 | 3,000원 | 등록일 2007.10.14

다운로드 장바구니
[논리회로실험] AND,OR,NOT 예비보고서

1. 실험. 1. AND,OR.NOT 게이트2. 이론○ 논리 회로( Logic gate)란?0과 1의 값을 입력받은 후, 이를 가공하여 출력시켜주는 회로를 일컫 ... 가 되는 연산을 AND, OR, NOT등이 있으며 이를 논리 회로로 구현한 AND게이트, OR게이트, NOT게이트 등이 있다.실험 1장에 필요한 AND연산, OR연산, NOT연산 ... 는다.transistor 나 diode를 작은 반도체 웨이퍼 상에 가공한 직접회로(integrated circuir: IC)의 형태로 우리가 사용할 수 있다. 이들 IC는 전압의 크기로 논리상태

리포트 | 8페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리회로실험] Exclusive-OR와 응용

를 나타 낸다.이진수의 합을 구하는 논리회로반가산기의 진리표(S : 합, C : 오름)XYS= X YC=XY*************1013. 반감산기두 개의 입력 X, Y를 받아 두 개 ... 의 출력을 내보낸다. B는 borrow 비트를 나타낸다.1) 2진수의 차를 구하는 논리회로2) 진 리 표(B : 빌림, D : 차)XYD=X+YB=X`Y ... . Exclusive-OR데이터의 두 비트를 비교하는 논리이다. 두 비트가 같으면 EOR의 출력은 0의 논리를 갖고, 같지 않으면 1의 논리를 갖는다.1) 서로 다른 입력에 대해서만 출력 1을 내

리포트 | 5페이지 | 1,000원 | 등록일 2002.10.30

다운로드 장바구니

이전10개 43 44 45 46 474849 50 51 52 다음10개

파워링크

신청하기