"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,021-1,040 / 4,713건

결과보고서(4) Counter 카운터

_{0}의 논리상태를 측정하였다. 실험결과, 위 표의 결과값과 같이 순서대로 오차 없이 나왔다.이 카운터는 회로의 구성이 비동기식 카운터보다 복잡하지만 동기식 카운터보다는 간단 ... 다. 실험 결과, 0000에서 0100까지 카운트 되고 다시 재순환되어 결과가 반복되었다.이번 실험을 통해서 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 ... 에서 보여주듯이 앞단의 플립플롭의 출력bar { Q}가 뒷단의 플립플롭의 클럭 펄스로 사용되는 비동기식 카운트-다운 카운트 회로를 나타낸다. 실험 후 뒷단의 클럭 펄스로 사용되던 앞단

리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
병렬가산기 설계 결과보고서

논리회로설계 실험 결과보고서 #3실험 3. 병렬가산기 설계1. 실험 목표4비트짜리 병렬 가산기에서 더 심화된 형태인 10비트짜리 병렬 가산기의 작동 원리를 이해하고, 이를 동작 ... . 실험 결과 조원의 학번 뒤 세자리 수를 더하는 10bit 병렬 가산기를 동작적, 구조적, 스키메틱 방법으로 작성하시오.1) 소스 코드① 동작적 모델링동작적 모델링자료흐름적으로 전 ... 적 모델링 방법에 연결하여 10개의 전가산기가 순차적으로 연결되게끔 하여 설계하였다.③ 스키메틱스키메틱스키메틱 내부의 전가산기의 소스코드저번 실험에서 작성한 전가산기를 바탕

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
판매자 표지

디지털 논리회로의 전압특성과 지연시간 결과레포트

실험 22 : 디지털 논리회로의 전압적 특성과 지연시간1. 실험 결과표 22-1 게이트 동작전압TTLV _{IH} : 2.6V _{OH} : 5V _{Noise`High} : 2 ... ns26.8ns31.4ns입력과 세 번째 CH219.6ns16.4ns27.6ns31.8ns2. 고찰이번 실험의 목적은 2진수를 전압으로 처리하는 디지털 논리회로의 동작전압, 지연 ... 집적화가 쉽다는 특성을 가지고 있다. CMOS는 TTL에 비하여 전력소모가 적고 전원 전압을 낮게하면 소비 전력이 적지만 전달 지연 시간이 커진다. 이번 실험을 통해 디지털 논리회로의 동작전압, 지연시간 등을 측정하여 디지털 논리회로의 특성을 알게 되었다.

리포트 | 2페이지 | 1,000원 | 등록일 2022.04.28

다운로드 장바구니
[기초회로실험]Flip-flop 회로

Flip-flop 회로1. 실험 목적가. 계수기는 입력되는 클럭의 수를 세는 디지털 회로이다. 계수기를 구성하는 회로는 flip-flop인데, N개의 flip-flop을 사용 ... 1 Q0 파형과 CH2에는Q _{1}의 파형을 보인다.4. 실험 결과가. 실험 DATA실험 1결과 실험 2 결과5. 토의 사항가. 실험 고찰회로를 구성하는 것을 잘 해야하는 실험이 ... 단자와 2개의 출력Q와bar{Q}로 구성된 순서 논리 회로를 RS래치 또는 RS flip-flop이라 한다. 이 회로는 두 개의 NAND 게이트나 두 개의 NOR 게이트로 구성

리포트 | 6페이지 | 2,500원 | 등록일 2021.04.02

다운로드 장바구니
결과보고서(5 복호기부호기)

디코더는 n개의 입력선과 2n개의 출력 신호를 갖는 다중 출력 조합논리 네트워크이다. 각각의 가능한 입력 조건에 대해, 오직 한 개의 출력 신호만의 논리 1로 된다.회로 (a ... 에서 기술했듯이 부호기(인코더)는 복호기(디코더)의 반대 기능을 수행하는 조합논리회로이다. 인코더는 한 입력단에 10진수나 8진수 등의 숫자를 나타내는 활성 입력이 들어오면 이를 2 ... 실험제목 :복호기, 부호기- 결과보고서[결과 및고찰](a) 2-to-4 복호기회 로 도결 과 값입력출력BAD_{ 3}D _{2}D _{1}D _{0}0

리포트 | 8페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
결과보고서(6 멀티플렉서)

번 실험을 통해서.. 조합논리회로 중 서로 반대 기능을 가진 멀티플렉스와 디멀티플렉스에 관해서 동작원리를 이해하고 중첩해서 더 큰 멀티플렉서를 구성도 해 보았다. (a), (b ... _{ 0} 의 논리상태를 보도록 구성되었다.실험결과, 먼저 아무 입력이 없을 때는 출력도 없었다. 앞 페이지의 그림 1의 표를 반대로 생각해볼 때S_{ 1}=0,S_{ 2}=0 ... 결과가 나오지 않아 CATHODE, ANODE를 바꾸기 했었는데, 아마도 회로 연결에 문제가 있었던 것 같다. 그래서 표의 맨 오른쪽 기울임체 결과대로 나와야 했던 실험이었다.이

리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
예비보고서(2) 플립플롭

실험제목 :플립플롭- 예비보고서1. 목적이 장에서는 순서논리회로의 기반이 되는 플립플롭(flip-flop)을 RS, D, T, JK, 주종 플립플롭 등을 대상으로 하여 동작 원리 ... 공학실험」p71-913. 실험순서(1) 디지털 실험기판 위에 7400 NAND 게이트를 이용하여 RS 플립플롭 회로 (a)를 구성하고 데이터 스위치로 S, R 의 논리상태를 표 1 ... 하며 두 개의 안정 상태(stable state) 중 어느 쪽이든지 한쪽을 보존한다. 이것을 논리 회로로 사용할 경우에는 이 두 개의 상태를 0과 1에 대응시킨다. 즉, 최초의 상태

리포트 | 7페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
예비보고서(4) 카운터 counter

실험제목 :Counter- 예비보고서1. 목적이 장에서는 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을 실현한다. 구체적으로, 카운트-업 ... 하면 모듈러스 N 카운터가 구성된다.3. 실험순서(1) 디지털 실험기판 위에 비동기식 카운트-업 카운터 회로(a)를 구성하고CLR을 0 → 1 로 하여 모든 플립플롭들을 해제 (clear ... ) 시키고CLK에 클럭 펄스를 하나씩 트리거시키면서Q` _{3} SIMQ _{ 0}의 논리상태를 측정하여 표 1(a)에 기록한다.(2) 비동기식 카운터-다운 카운터 회로 (b

리포트 | 11페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
예비보고서(7 가산기)

, 코드 변환기, 멀티플렉서, 디멀티플렉서 및 패리티 생성기/검사기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는 멀티플렉서에 대해서 했으며, 이번 실험에서는 가산기 ... 을 AND한 항을 OR하면 얻을 수 있다.C _{out}=AB+(A?B)Cin▲ 그림 5 반가산기로 구현한 전가산기 그림 4(b)는 가산기에 대한 논리회로이다. 전가산기 논리회로 ... 실험제목 :가산기- 예비보고서1. 목적이진 덧셈, 뺄셈 및 곱셈계산의 원리를 이해하고, 이를 구현하는 가산기, 감산기 및 승산기의 동작을 확인한다.2. 관련이론디코더, 인코더

리포트 | 9페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
예비보고서(6 멀티플렉서)

실험제목 :멀티플렉서- 예비보고서1. 목적조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인한다.2. 관련이론가산기, 비교기, 디코더, 인코더 ... , 코드 변환기 등 여러 종류의 고정기능 조합논리회로 중에서 지난 실험에서는 디코더, 인코더에 대해서 했으며, 이번 실험에서는 멀티플렉서, 디멀티플렉서에 대한 알아본다.(1 ... MUX의 데이터 선택 진리표이번에는 멀티플렉서의 동작을 구현하는 데 필요한 논리회로를 알아본다. 출력 데이터는 선택된 입력 데이터와 같다. 따라서 출력에 대한 논리식으로 입력

리포트 | 6페이지 | 2,000원 | 등록일 2020.10.14 | 수정일 2020.11.12

다운로드 장바구니
판매자 표지

Full adder VHDL 실습보고서(전가산기)

고 있었던, 논리회로들을 직접 코딩을 통해 실제 값을 산출하여, 나오는 파동(wave)을 관찰하고, 값들이 잘 나오는지, 오류는 없는지를 확인한다. 추가적으로, 감산기를 구현 ... (Background)1)Full adder (전가산기)1비트의 2진수를 3개 더하는 논리회로이며, 2개의 값을 직접 입력 받고, 나머지 한 개는 Carry in/out의 값으로, 10진수에서 자리 ... 논리회로도InputOutputXyCarry insumCarry out0*************00110110010101011100111111*Truth table표 1. Full

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2020.12.27

다운로드 장바구니
기초전자회로실험_vending machine

과 G1은 입력한 돈이 구매할 수 있는 금액을 충족한 이후 구매해졌을 때 구매하였다는 신호를 LED로 연결하 실험 내용 1의 회로도는 다음과 같다. DIP switch를 통해서 S ... 0001111000000001010011010010001업자료의 회로를 첨부하였다. 회로를 설계할 때 개별 입력과, 핀번호는 첫번째 사진을 참고하면 된다.-전체 회로에 대한 실험 결과I. Bread Board 상에 구현 ... 된, Vending Machine 의 입력 부 / Core Logic / 출력(G1,G0 LED 및 C1,C0 의 7Segment)를 포함하는 전체 회로를 사진으로 캡쳐 하고 각 부분을 실험내용

리포트 | 11페이지 | 2,000원 | 등록일 2020.12.20 | 수정일 2022.07.18

다운로드 장바구니
아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

0. 요약 기본적인 논리게이트인 AND, OR, NOT 게이트를 활용하여 NAND, NOR, XOR 게이트를 구현하고 기능을 측정하는 실험을 했다. 계획서에서 설계한 NAND ... , NOR 그리고 XOR게이트의 등가회로를 3종류의 IC chip을 이용하여 구성하였으며 전압 측정을 통해 각각의 동작 특성을 확인하였으며 High(1)출력 신호의 최대값은 3.38 ... V, Low(0)신호의 최소값은 0.02 V를 나타냈다. 그리고 NAND gate만을 이용한 AND, OR, NOT 게이트의 등가회로를 구성하고 같은 과정을 반복하였다. High

리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... 컨트롤러 응 용 모터 실험교과목에 대한 개인적 견해 (1) 프로그래 밍 창의 과제 체계적인 교과과정 실습위주의 강의내용 학생 참여도 팀 프로젝트 얻는 것이 많은 교과목 제한적 재료

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
결과보고서(7 가산기)

하면 다음 그림 1에 나와 있는 것과 같다.◀ 그림 1반가산기 논리 선도실험 결과, B=A=0 일 때는 아무 결과가 없고, B=0,A=1 / B=1,A=0 일 때 S에 1이 출력 ... 실험제목 :가산기- 결과보고서[결과 및고찰](a) 반가산기회 로 도결 과 값입 력(a) 반가산기BASC*************101회로 (a)는 반가산기(half adder ... )를 나타낸 회로이다. 반가산기는 이진법으로 표시된 두 개의 수를 더하는 가산기로, 2개의 2진 숫자를 입력받아, 2개의 2진 숫자(Sum 비트와 캐리 비트)를 출력시킨다. A, B

리포트 | 5페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
FPGA Board를 이용한 FSM회로의 구현 (up-counter) 결과레포트

FPGA Board를 이용한 FSM회로의 구현 (up-counter)결과레포트1. 실험 제목1) FPGA Board를 이용한 FSM회로의 구현 (up-counter)2. 실험 ... 로 동작해 결과를 확인하였다. 동기 카운터 설계를 할 때에는 간단한 up카운터 일지라도 진리표를 그리고 카르노 맵으로 논리를 간소화한 뒤 회로를 구성해야 했다. 그에 비해 ... 결과simulation waveformFPGA board 사진3. 고찰이번 실험에서는 기초 Up-Counter를 verilog 언어로 구현하고 시뮬레이션 결과를 확인한 뒤, FPGA

리포트 | 2페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
순차검출기와 32x8 sram verilog 설계

을 가진 순차회로를 설계함으로써 순차논리회로의 설계 과정을 깊이 이해한다.Verilog설계- 순차 검출기의 상태도- Verilog 코드 기술SD.vmodule SD(stepCLK ... 제목 - 실험 결과 보고서실습 목적앞에서 실습한 순차회로 설계는 상태가 천이하는 조건이 단순했는데, 입력이 많아지고 조건이 복잡해지면 상태 천이 조건도 복잡해진다. 다양한 조건

리포트 | 5페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
논리회로설계 FSM 설계

논리회로설계 실험 예비보고서 #8실험 8. FSM 설계1. 실험 목표순차회로의 응용회로인 FSM의 종류와 디지털 시스템에서 생기는 오류들인 glitch, chattering ... State Machine의 약자로 유한 상태 기계 또는 유한 오토마톤으로 불린다. 컴퓨터 프로그램과 전자 논리 회로를 설계하는데 쓰이는 수학적 모델이며 간단히 상태 기계라고 부르 ... - hardware적인 방법에는 입력을 기계식이 아닌 광학식, 또는 자기식으로 바꾸는 방법과 RS-FF을 사용한 방법과 R-C를 이용한 지연회로를 사용해 제거하는 방법이 있다.3. 실험

리포트 | 5페이지 | 1,500원 | 등록일 2021.10.01

다운로드 장바구니
A+ 기계공학 기초실험 TTL-Logic 실험 결과레포트 (결과 보고서)

A=0, B=1) 이 결과는 과제 1의 진리표의 결과와 동일한다.과제 3 : 실험에서 저항이 사용된 이유에 대해 생각해보고 이유를 서술하시오조합 논리 회로를 구현하기 위해서 ... 과제1 : 다음 조합논리회로의 진리표를 정리해서 제출하시오.논리회로에서는 이진수를 사용하여 기본적 작용은 논리 기호 0과 1, 두 가지 상태로 나타낸다. 1과 0은 일정한 전압 ... 폭으로 표시되는 논리 레벨로 디지털 IC가 그 성격에 따라 ‘동작을 한다’, ‘동작을 하지 않는다’로 표시하는 것이다. 참고로 본 실험에서 사용된 디지털 IC 칩은 0.8V 이하

리포트 | 9페이지 | 1,500원 | 등록일 2020.10.22

다운로드 장바구니
디지털 논리회로의 응용 D/A, A/D Converter/반도체 기억장치

Exp#9. 디지털 논리회로의 응용 – D/A, A/D Converter/반도체 기억장치메인 레포트실험 목표디지털-아날로그 변환기와 아날로그-디지털 변환기에 대해 이해할 수 있 ... 다.디지털 논리 소자를 이용하여 간단한 반도체 기억장치를 구성하여 그 원리를 이해할 수 있다.실험 이론디지털 아날로그 변환기 (D/A converter)디지털 아날로그 변환기 ... 저항, 커패시터7400, 7403, 7447, 7493, 74191741실험 방법D/A, A/D Converter그림 1과 같은 회로를 구성하고 입력 상태에 따른 출력 전압을 기록

리포트 | 11페이지 | 1,000원 | 등록일 2022.03.03

다운로드 장바구니

이전10개 47 48 49 50 515253 54 55 56 다음10개

파워링크

신청하기