"논리회로실험"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 전전설2 레포트 논리회로 텀프로젝트 실험12 멀티플렉서 vhdl 논리회로실험 디지털회로실험 라인트레이서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로실험" 검색결과 1,041-1,060 / 4,713건

예비보고서(3)-Shift_Register-시프트레지스터

실험제목 :Shift Register- 예비보고서1. 목적이 장에서는 순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터 (Shift register), 링 카운터 (Ring ... 의 동작 특성을 확인한다.2. 관련이론레지스터(register)는 데이터 저장과 데이터 이동의 두 가지 기본 기능을 갖는 디지털 논리 회로이다. 레지스터의 저장 능력은 메모리 장치 ... 레지스터와 그것의 논리 블록 기호를 나타낸다.△ 그림 3 직렬 입력/병렬 출력 레지스터③ 병렬 입력 / 직렬 출력 시프트 레지스터△ 그림 4 4-비트 병렬 입력/직렬 출력 시프트

리포트 | 10페이지 | 2,000원 | 등록일 2020.10.14

다운로드 장바구니
디지털공학 실험-논리게이트

.37702. 평가 및 복습문제실험 4 논리게이트1 2번-온도 또는 압력이 과도하게 높을 때 경보회로가 울려야 한다. 둘 중 한 조건이 참일 때 LOW 신호이다. 그리고 참일 때 접지 ... 로 단락된다. 따라서 둘 중 하나만 참이어도 LOW가 되어야 한다 따라서 민수 말대로 AND 게이트가 필요하다.실험 5 논리게이트2 3번-XNOR 소자를 invert 한 값 ... LOW일 때는 결과값이 LOW가 되고 그 이외에는 HIGH가 된다.실험 5 논리게이트2 5번-실험 7 부울의 법칙 및 드모르간의 정리 1번- A(A+B)+C=AA+AB+C=A+AB+C

리포트 | 4페이지 | 1,000원 | 등록일 2021.06.21

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

연산회로 시뮬레이션 : 논리 연산회로의 동작 확신을 위하여 논리 연산회로 시뮬레이션을한다. 시뮬레이션은 MyCAD를 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록 ... 하고 시뮬레이션한다.◆ 이 론(1) ALU의 기능과 구조 : ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 과 같이 가산, 감산, 증가, 감소 등의 8가지 기능 ... 1010D = A + 1Increament A1101D = A - 1Drecrement A1111D = ATransfer A 1비트 산술 연산회로의 기능논리 연산은 선택단자 S1과 S

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
7주차 예비보고서- 디지털 시스템 설계 및 실험

로 바뀌게 된다. 다음 그림은 이 J-K 플립플롭을 통한 주파수 분할에 대한 논리 회로를 나타낸 것이다. 3개의 J-K 플립플롭이 사용된 카운터로 3비트 2진 카운터라고 한다.Q0 ... 플립플롭에 연결되는 클럭은 외부의 입력이며, 위에서 사용한 플립플롭은 클럭의 Falling Edge( High에서 Low로 바뀌는 순간 )에 동작한다. 위의 논리 회로의 결과 ... 것을 의미한다. Q1과 Q2의 결과도 전 플립플롭의 1/2 주파수를 갖는 파형이 발생하는 것을 알 수 있다.위의 논리 회로는 주파수 분할 기능뿐만 아니라 2진 카운터로도 동작

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
디지털시스템실험 2주차 예비보고서

프로그래밍 방법 이해실험목표① FPGA와 Verilog가 무엇인지 이해한다.② Verilog로 설계한 회로의 동작을 FPGA를 통해 검증한다.기본지식1. FPGA(Field ... 디지털 시스템 설계 및 실험 KEEE209 전기전자전파 공학부디지털 시스템 설계 및 실험이름 :학번 :실험제목① FPGA 및 Verilog의 이해, Verilog를 통한 FPGA ... Scale Integration)설계 및 칩 제작을 이끌어준다. HDL의 주요한 사용은 설계자가 설계회로를 제작하기 전에 회로의 동작여부를 시뮬레이션하는 도구이다.4. Verilog

리포트 | 4페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
아주대학교 전자회로실험/전회실/ 설계 2 CMOS 증폭단 결과보고서

),Acquire취득한 데이터를 자동으로 조정하여 출력1Kohm , 4.7Kohm 10Kohm , 22Kohm본 실험에서는 CMOS Amplifier를 다룬다. 회로이론 등의 수업 ... 트랜지스터이다. 증폭기, 디지털 논리 반전기 등 여러 회로를 설계하는 데 사용한다. 같은 트랜지스터 소자인 BJT에 비해 크기가 작고 제조공정이 간단하며 전력 소모에 있어서도 강점 ... 2번 설계 결과 보고서전자공학과 / 학년 / 학번 : / 이름 :날짜 : / 담당조교님 :설계 2. CMOS 증폭단 설계1. 실험 목적파워서플라이DMM (C 측정만 제외

리포트 | 14페이지 | 1,000원 | 등록일 2021.08.16

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

Chapter 1. 실험 목적Verilog HDL을 통해 FPGA를 이용하여 Full adder와 D 플립플롭을 설계해본다.Chapter 2. 관련 이론ü Verilog HDL ... 과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

텀프로젝트 디지털논리실험및설계 [ 주차장 카운트 ] A+자료

6조 Term Project 보고서과목명디지털회로 실험 및 설계재료비약 8만원1. 주제, 팀원, 역할 분담Term Project 주제: 주차 수 카운트+적외선 센서 이용한 주차 ... - 커패시터 (10[uF]x2)- 7-Segment x3- 아두이노 x1- 적외선 센서 x6- LED x64. 전체적인 설명(Spec, 블록도, 플로우 차트)5. 회로도 설명 ... 을 다운시켜버린다는 의미를 가지고 있다. 그렇기 때문에 스위치가 열려있을 때의 값은 다운이 되므로 0이 된다. - 스위치가 열려있게 되면 VCC와 회로는 단절되기 때문에 입출력핀

시험자료 | 19페이지 | 6,500원 | 등록일 2023.12.15

다운로드 장바구니
판매자 표지

성결대 논리회로실습 기말고사

)^7^8..FILE:BinData/image1.bmp..FILE:BinData/image2.bmp..FILE:Contents/section0.xml논리회로 실습의 중요성이론의 실질 ... 적 사고력과 문제 해결 능력을 기를 수 있습니다.하드웨어와 소프트웨어 통합 학습논리회로 설계는 하드웨어와 소프트웨어 간의 상호작용을 이해하는 데 필수적입니다.산업 실무와의 연계 ... 게이트를 이용한 간단한 회로 설계.부울 대수 및 간소화카르노 맵(K-map)을 이용한 논리식 간소화와 그 구현.조합 논리 회로 설계반가산기, 전가산기, 디코더, 멀티플렉서, 디

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니
논리게이트 실험결과 레포트

실험1. 논리 게이트1. 실험 결과실험과정 5.1AND입력1(V)입력2(V)출력(V)000.16V050.16V500.16V554.5VOR입력1(V)입력2(V)출력(V)000.16 ... V054.5V504.5V554.5VNOT입력1(V)출력(V)00.15V54.5V실험과정 5.2실험과정 5.3문턱전압 : 1.6V2. 고찰이번 실험은 NAND게이트만을 사용 ... 하여 AND OR NOT 게이트를 구성해보고 이를 7400칩에 적용해서 출력을 확인하는 실험이었다. AND OR NOT게이트를 구성해서 출력을 확인해본 결과 예상한대로의 결과값이 나왔

리포트 | 2페이지 | 1,000원 | 등록일 2020.11.09

다운로드 장바구니
전자기학실험 NAND, NOR 결과

NAND 게이트, NOR 게이트(결과 보고서)목 차1. 실험 결과[실험 1] NAND 게이트[실험 2] NOR 게이트[실험 3] NAND를 사용한 AND 동작 회로[실험 4 ... ] NOR를 사용한 AND 동작 회로[실험 5] NAND를 사용한 OR 동작 회로[실험 6] NOR(OR+NOT) 게이트[실험 8] NOR 게이트를 사용한 OR 게이트 동작 회로2 ... . 고찰[ 참고 문헌 ]1. 실험 결과[실험 1] NAND 게이트의 회로 구성과 출력 전압 결과이다.실험 결과, NAND 게이트의 진리표를 통해 예상한 값과 실험값이 똑같이 출력

리포트 | 9페이지 | 2,500원 | 등록일 2021.04.07

다운로드 장바구니
[디지털 시스템 실험] 최종 프로젝트 A+ 소스코드+보고서

리포트 | 13페이지 | 5,000원 | 등록일 2022.12.24

다운로드 장바구니
RLC band pass filter와 공명회로 실험보고서

실험7: RLC band pass filter 와 공명회로1. RLC 공명회로1.1 R=(10 ~ 100)OMEGA 을 선택하고,{1} over {2 pi sqrt {LC ... }} `=`5`kHz 가 되도록 L과 C를 선택하여 그림5와 같이 회로를 구성한다.그림5. RLC 공명회로R200OMEGAL1 mHC1mu F{1} over {2 pi sqrt {LC ... }} ``(계산){1} over {2 pi sqrt {10 ^{(-3)} TIMES 10 ^{(-6)}}} ` image `5.033````(kHz)표1. RLC 공명 회로의 소자 값

리포트 | 8페이지 | 1,000원 | 등록일 2021.04.06

다운로드 장바구니
계층적 설계 회로의 실시간 시각적 디버깅 방안연구 (A Study on the Real-Time Visual Debugging of Hierarchically Designed Logic Circuits)

해서는 다양한 컨텐츠 개발과 더불어 가상 실험 실습 과정의 시각적 결과 확인 방법이 반드시 필요하다. 본 논문에서는 계층적 디지털 논리회로 설계시 원하는 계층의회로 동작을 실시간 ... 으로 시각을 통해 확인할 수 있는 회로 시뮬레이터 구현에 관해 기술하였다. 개발된 회로시뮬레이터는 객체기반 프로그래밍 기법과 이벤트 전파 방식을 이용해 각 계층의 논리회로 소자들을 실 ... 으며, 교육 분야의 경우 대표적인오프라인 교육 방식의 실험 실습 교과목에서도 온라인상의 가상 실험 실습 등을 통한 교육이 시도되고 있다.이러한 온라인 교육에서 교육적 효과를 높이기 위

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
판매자 표지

A+ 연세대학교 기초디지털실험 5주차 결과보고서 Sequential Logic

0. 들어가며이번주 실험에서는 순차 논리 회로에 대해 학습하는 것을 목표로 한다. 먼저 Sequential Logic 회로의 이론적 개념과 몇 가지 중요한 순차 논리 회로의 구조 ... 와 원리에 대해 배우고, 이후 순차 논리 회로 개념을 사용한 세 가지 실험을 통해 이를 깊게 이해하고자 한다. 특히 지난 주 실험에서 Combinational Logic 회로 ... 에 대해 다루었으므로 이번에는 Combinational Logic 회로와 Sequential Logic 회로의 주요한 차이점을 이해하는 것이 중요하다.구체적으로는 순차 논리 회로의 예시

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19

다운로드 장바구니
광운대학교 전기공학실험 실험3. 부울대수와 논리조합 결과레포트 [참고용]

1. 실험 명부울대수와 논리조합2. 실험 개요부울대수의 기본 공리와 정리를 이해하고 논리회로로 표현하여 간단화하는 방법을 익힌다. 이때 드모르강의 정리를 이해하고 부울대수에 활용 ... 는 모두 이론값과 일치한다.4. 고찰본 실험을 통해 확인 할 수 있는 것은 회로를 부울대수로 나타내고 부울대수조작을 통해 간단화 한 후 다시 회로로 나타내어 논리회로를 간단화 할 수 ... . 실험 결과(2) 예비보고서 1, 2항에 해당하는 회로를 구성하고 실험을 통해 진리표를 작성하라.그림 1 실험 2 NAND게이트만능기판 사진그림 2 NAND구성해당회로도표 1

리포트 | 8페이지 | 1,500원 | 등록일 2024.01.01

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리설계실험,Breadboard & Basic logic gates

Chapter 1. 실험 목적반도체 소자를 활용하여 게이트의 정의를 알 수 있다. Chapter 2. 관련 이론1. 기본 논리 게이트 게이트를 구성하는 디지털 논리 회로는 어떤 ... 일정한 입력에 대해서 논리적인 판단을 내릴 수 있는 전자적 회로로 구성되어 있다. 그리고 시스템 목적에 따라 입력되는 2진 논리 신호들에 대하여 적당한 2진 신호를 출력하게 한다 ... . 컴퓨터에서는 제어와 계산을 위해 원하는 정보를 얻을 수 있는 논리 회로의 합성으로 구성될 수 있으며 이렇게 나온 출력 신호는 정보의 한 bit가된다. 여기에 사용되는 2진 신호

리포트 | 16페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

A+ 연세대학교 기초디지털실험 4주차 결과보고서 Combinational Logic

0. 들어가며논리 회로에는 combinational logic 회로와 sequential logic 회로, 두 가지 유형이 있다. 그 중 이번 주 실험에서는 조합 논리 회로 ... 에 대해 실험한다. 먼저 조합 논리의 기본 개념을 이해하고, 조합 논리 회로의 전형적인 예인 MUX/DEMUX와 Encoder/Decoder의 정의와 원리를 알아본다. 이론적 배경 ... . 이론1.1 Combinational Logic논리 회로는 0과 1로 이루어진 디지털 정보를 사용하며, 이러한 논리 회로는 크게 combinational logic 회로와 s

리포트 | 11페이지 | 1,000원 | 등록일 2025.02.19

다운로드 장바구니
판매자 표지

중앙대학교 아날로그및디지털회로 결과보고서 10

이 발생하였다. 처음에는 이를 모르고 논리 게이트 소자의 불량, 회로를 잘못 구성한 것으로만 판단하여 회로를 다시 구성하고, 실험 장비, 소자 등을 교체하고 여러 차례에 걸쳐 실험 ... 설계실습 내용 및 분석8-4-1 PSPICE를 활용한 RS 래치 구현 및 동작PSPICE를 사용하여 아래 그림의 회로를 구현 및 동작시키고, 결과값이 아래 실험의 결과값과 같 ... 도 high로 관찰이 되지만 실제 실험이나 논리표 상태로는 금지된 입력에 해당하는 값이다. 시뮬레이션 결과를 정리한 표는 실제 논리표와 같다.CLKSRQ100HOLDHOLD

리포트 | 11페이지 | 2,500원 | 등록일 2025.04.06

다운로드 장바구니
판매자 표지

기초전자회로및실험1 5주차 결과레포트

5주차 결과레포트1. 실험 제목논리회로의 간소화 / 멀티플렉서를 이용한 조합논리2. 실험 결과왼쪽부터 BCD 무효회로 측정사진 (select 000), 측정결과 truth ... table (X바)MUX(74151)을 이용한 BCD 무효회로 설계, 측정 사진 (select 100)출력결과 X, X(bar) K-map3. 복습문제실험8 – 5, 6번실험12 – 1 ... , 2번3. 고찰이번에는 그림 8-5 회로를 NAND게이트를 이용하여 만들어 B,C,D 무효회로에 대한 X를 측정하고 이에 대한 truth table을 작성하는 실험과 8-5 회로

리포트 | 3페이지 | 1,000원 | 등록일 2024.11.25

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기