"논리회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

실험12 멀티플렉서 ram 예비보고서 논리함수 fpga 프로젝트 기초 논리 회로 논리회로실험2 텀프로젝트 회로 vhdl 스탑워치

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로보고서" 검색결과 481-500 / 2,330건

논리회로 실험-BASIC GATES 예비보고서

된 Logic 회로에서의 Boolean Equation과 De Morgan의 이론에 대하여 알아본다.Ⅱ. 이 론1) AND GATE(연언)A ? B ... ) Boolean Eauation (불린 연산, 논리 연산)① AND, OR, NOT, NAND, NOR, XOR등을 불린 연산자라고 하며 이를 사용하여 수행되는연산들을 불린 연산이 ... 된다.③ H(T : TRUE 또는 1)와 L(F : FALSE 또는 0)의 두 값만 존재한다.④ 진리표를 이용하여 연산의 결과 값을 예측할 수 있다.⑤ 인터넷의 검색엔진이나 논리

리포트 | 7페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
[논리회로실험] 실험2. 드모르간의 법칙 예비보고서

실험 2. DeMorgan's Theorem1. 실험 목적1. 드모르강법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다.2. CMOS를 사용하여 논리회로를 구성 ... = +5V, 7번 핀에 Vcc = 0V를 인가한다.다음 그림들에 나와있는 회로를 구성하고 각 점에서 측정되는 전압을 그림 아래에 있는 표에 기입한다. 그리고 그림에 나와있는 각 ... 점에 대하여 그 점에 해당하는 부울 대수식을 기입한다. 예를 들면 첫 번째 회로의 U점에는, X점에는 A+B를 기입해야 한다.그림 2-1표 2-1ABUVXYZ00011011그림 2

리포트 | 6페이지 | 1,000원 | 등록일 2010.12.05

다운로드 장바구니
11_1학기_논리회로설계실험 프로젝트 결과보고서

하려고 한다. 이를 위 해서 플레이어간 밸런스를 잘 맞추고 다양한 변수를 게임 내에 갖출 것이다.세 번째로 논리회로 설계 때 배운 내용들 내에서 설계하고자 하였다.결론 적으로 보

리포트 | 52페이지 | 3,000원 | 등록일 2011.08.10

다운로드 장바구니
[논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서)

반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 다른 E..

리포트 | 10페이지 | 1,500원 | 등록일 2015.07.06

다운로드 장바구니
논리회로실험 디코더 결과보고서

정보로 바꿔 주는 조합 회로를 말한다. 일반 적으로 디코더는 n개의 입력선과 최대 2n개의 출력선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력선 ... 에는 출력선 D1만이 1이고 나머지 출력선 D0, D2, D3은 모두 0이 되며, 나머지 입력값의 조합에 대해서도 한 출력선이 나머지 출력선들과 다른 값

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

실험 10. 결과보고서1.실험목적.-DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다.-주파 ... 한모양의 계단파형이 나타날 수밖에 없다.●예비보고서 SPICE 결과값 비교실험1single pulse1KHz1KHz, Rf = 2.7KΩ1KHz, Rf = 4.7KΩ, 다음핀 개방 ... 후 출력7404(2)_7405(1)7404(4)_7405(3)7404(6)_7405(5)68KΩ parall at10.5KΩ-예비보고서의 결과와 실제 실험했을 때의 결과를 비교

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
결과보고서 // 3.기본적인 논리게이트 4.간략화기법과 다단논리회로

논리게이트 소자들의 구조와 사용법에 대해서 익힐 수 있었던 실험이었다.회로를 구현하는것은 그리 어렵지 않았는데, 전선이 너무 복잡하게 얽히는 것이 실험을 헷갈리게 하는 방해요소 ... 진리표7402(NOR)소자 두개로 회로를 구성하였다.왼쪽은 입력010을 주었을 떄 불이 들어온 모습이고 오른쪽은 입력을 111로 주었을 때이다.*2주차 실험 결론 및 고찰여러가지 ... 였던것 같다.다음부터는 전선을 용도에 맞는 길이로 잘 정리하여 깔끔한 회로구성을 할 수 있도록 하여야 겠다.

리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

실험 10. 예비보고서1.실험목적.-DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다.-주파 ... typeramp typecounter typesuccessive approximation A/D Converter(2) Analog to Digital Converter실험11) 회로 ... 하고 68KΩ 사용 전후를 비교하라.실험21) 실험1 회로의 출력에 아래 비교기 부가2) 1KHz pulse를 single pulse로 바꾸고counter를 0으로 reset. 가변

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[논리회로실험]실험1결과보고서 Basic Gates

었다. 이때 곱함수인 AND gate인 성질을 이용하여 0과0 0과1을 입력하면 0이 출력되었고 1과 1을 입력시키면 1이 출력됨을 확인했다.예비 보고서에서 구성한 3-input OR ... gate에서는 하나의 AND gate와 하나의 NAND gate를 이용하여 회로를 구성하여 출력 논리값을 얻었다. 3-input NOR gate는 하나의 OR gate와 하나 ... 에서는 2개의 OR gate를 사용하였는데 단순한 덧셈 연산을 하므로 0과0을 입력하면 0이 출력되고 0과1, 1과1을 입력하면 1이 출력되는 회로를 이용하였다. 3-input NAND

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 9담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 6 / 31 ... . IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 LCD display에 대해서 이론적으로 공부해보고 이를 KIT에 올려서 실습해보는 실험이다. LCD는 5*8 ... 를 해 보도록 한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)LCD ModuleLCD Module은 디스플레이 장치의 하나로 간편하면서 손쉽게 쓸 수 있는 표시 장치이

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로실험]실험1예비보고서 Basic Gates

을 0으로 바꾼다모든 0을 1로 바꾼다.각 논리 변수는 그대로 둔다.예) 0 + A = A → 1·A = A , A + A = A → A·A = A논리함수의 부정논리 회로의 부정 ... 논리회로의 특징은 입력이 서로 배타적일 때, 즉 서로 다를 때 출력이 “1”이 되며 입력이 서로 같은 값일 때에는 출력이 “0”이 되는 논리적인 특징을 가진 gate이다.NAND ... 실험 목적기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대하여 알아보고 이러한 gate들로 구성된 logic 회로에서의 Boolean

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
산술논리연산회로(ALU) 실험 예비보고서

REPORT실험5장. 예비 보고서산술논리연산회로1. 실험 제목-산술논리연산회로(ALU : Arithmetic Logic Unit)2. 예비보고서(1) 전가산기(full adder ... ?Boole 함수식.?Logic Diagram(2) ALU의 기능에 대해 설명하라.-ALU는 컴퓨터의 중앙처리장치의 일부로서, 컴퓨터 명령어 내에 있는 연산자들에 대해 논리연산

리포트 | 3페이지 | 1,000원 | 등록일 2009.05.15

다운로드 장바구니
논리회로실험- 디코더 예비보고서

실험4. 디코더-목적카운터의 디코딩의 코드변환 동작에 관해 알아본다.-이론- 디코더(decoder)는 부호화된 입력을 다른 부호화된 출력으로 변환하는 다중입력, 다중출력 논리회로 ... 에서 각 이력 코드워드는 서로 다른 출력 코드워드를 생성한다. 디코더 회로의 일반적인 구조는 다음의 그림과 같다. 만약 enable 입력이 존재한다면, 디코더가 정상적인 함수를 수행하기 ... 사용되는 디코드 회로는 n-to-2n 디코더 혹은 이진 디코더(binary decoder) 이다. 이러한 디코더는 n-비트 이진 입력 코드와 1-out-of-2n 출력코드를 갖

리포트 | 5페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101 ... 가 제대로 되었는지 확인해본다.2. Design(1)어떠한 회로를 설계할 것인가-4bit Carry Lookahead Adder1)우리가 오늘 설계할 가산기이다. 크게 세 가지 ... bit CLA-내부 4bit Lookahead Carry Generator의 Gout, Pout 값이 그대로 Gout,Pout으로 출력[그림 4] 4bit CLA(2)어떻게 이 회로

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털 시스템 및 논리회로 프로젝트 보고서

‘디지털 시스템 및 실습 프로젝트’목 차▣프로젝트의 목적- 2▣디지털 시계의 논리회로도 분석 및 개요- 2 ~ 4▣시계에 사용되는 재료 및 각각의 IC의 분석- 5 ~ 13▣회로 ... 의 세부적인 작동 과정- 14 ~ 41▣프로젝트 진행간 수정 및 보완사항- 41▣프로젝트 후기- 42※프로젝트 관련 첨부 데이터 시트- 43 ~ 49‘디지털 시스템 논리회로 시계 ... 프로젝트’▣ 프로젝트의 목적‘디지털 시스템 및 실습 프로젝트’: 디지털 시스템 강의시간에 들은 기초 지식을 바탕으로 프로젝트에 주어진 회로도의 구성을 분석하고 동기식 카운터를 이용

리포트 | 49페이지 | 3,000원 | 등록일 2008.02.10

다운로드 장바구니
기계자동차공학실험 시간에 작성한 논리회로 실험에 대한 보고서입니다.

의 GATE의 역할에 대해 상세히 배워볼 수 있는 좋은 계기가 된 것 같다. 또한 결과보고서를 작성하면서 실험시간에 완성해봤던 논리회로를 바탕으로 0 ~ 3까지의 숫자가 아닌 ... 7 - Segment 켜 기1. 스위치 3개를 이용하여 7-Segment를 0부터 7까지 키는 논리회로도 설계.1) 변수를 3개로한 진리표를 작성한다.10 진수SW1 · SW2 ... = A`*C` + B*C`f = A + B`*C`g = A*B` + A`*B + B*C`4) 논리식에 맞게 게이트를 사용하여 논리회로를 설계한다.0일 때 (0 0 0)4일 때(1 0

리포트 | 5페이지 | 2,000원 | 등록일 2012.04.08 | 수정일 2020.11.18

다운로드 장바구니
전자공학실험1 실험4장 결과보고서 : 논리게이트의 특성 및 연산회로

결과보고서전자공학실험논리게이트의 특성 및 연산회로조원 :담당교수 :실험일자 : 2012.4.6제출일자 : 2012.4.13.1.실험목적논리게이트는 디지털 회로를 구성하는 기본 ... 실험 전 시간에 했던 논리회로 내용과 거의 일치해서예비보고서를 쓰면서도 자신이 있었다. 하지만 막상 해보니 감이 안잡히고 ... 단위이다. 논리게이트(TTL 74LS04) 입출력의 전기적 특성을 실험을 통해 알아본다. 그리고 논리식을 조합논리회로로 구현하고 실험을 통해 진리표를 얻어 본다.2.실험내용2.1

리포트 | 6페이지 | 1,000원 | 등록일 2013.01.31

다운로드 장바구니
디코더&인코더 에 관한 논리회로 실험 결과 보고서

과 같이 0, 1, 2, 3이 순차적으로 나온다는 것을 확인했다. 예상했던 0, 1, 2, 3이 나왔기 때문에 정상적인 동작회로가 구성 되었다는 것을 확인했다.ClockAA'BB'A ... 의 정수를 카운터 할 수 있는 회로 구성이다. 위 결과 그래프에서 A는 CLOCK의 2주기가 한주기 이며, B는 CLOCK의 3주기가 한주기가 된다는 것을 알 수 있는데①구간을 보 ... 면 BA②구간 BA③구간 BA00:0 01:1 10:2가 나왔고, 그 이후에도 순차적으로 반복한다는 것을 알 수 있었다. 시뮬레이션에서의 결과가 나왔기 때문에 이 회로는 정상적인 동작

리포트 | 9페이지 | 1,000원 | 등록일 2010.11.30

다운로드 장바구니
[논리회로실험]실험5예비보고서 래치와 플립플롭

NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1 ... ) : Latch010 : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 ... 에는 슬레이브를 동작시킨다.이 플립플롭에는 입력과 출력이 분리되어있어 레이스 문제가 최소화 되며 클릭펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니

이전10개 20 21 22 23 242526 27 28 29 다음10개

파워링크

신청하기