"논리회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

ram 결과보고서 실험12 멀티플렉서 기초 논리 회로 fpga 프로젝트 논리함수 논리회로실험 2 텀프로젝트 회로 중앙대 논리함수

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로보고서" 검색결과 421-440 / 2,329건

논리회로실험 실험3 Adder & Subtracter 결과보고서

4주차 결과보고서실험 3 Adder & Subtracter▶실험과정 및 결과◈ 실험 1 : 반가산기(Half adder)구성 사진 :- 결손도를 참고하여 회로를 구성하였다. ... 이 2 개뿐이기 때문에 비교적 회로가 간단하다.◈ 실험 2 : 전가산기(Full adder)회로구성 사진 :- 결손도를 참고하여 회로를 구성하였다.- led를 이용하여 결과를 쉽 ... 게 측정할 수 있다.- 반가산기 두개와 OR게이트도 사용하기 때문에 반가산기의 회로구성에 비해서 확연히 회로가 복잡하다.- 아래 led가 S이며 위의 led는 Co이다.실험 결과

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 실험4 Multiplexer & Demult 결과보고서

5주차 결과보고서실험 4 Multiplexer & Demultiplexer▶실험과정 및 결과◈ 실험 1-1 : Multiplexer구성 사진 :- Enable 입력을 갖는 4x1 ... 멀티플렉서를 74HC20과 74HC04를 이용하여 결손도를 바탕으로 브레드보드에 회로를 구성하였다.- 도선을 서로 구분하기 쉽도록 양쪽 수직노드에 5V와 접지를 모두 연결 ... 하여 회로가독성을 향상시켰다.실험 결과 :예상 결과실험결과입력출력출력ES1S0D3D2D1D0YLED+5VXXXXXX000+5+5+500000000+5100+5+5+50+5000+500

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 실험5 Decoder & Encoder 결과보고서

6주차 결과보고서실험 5 Decoder & Encoder▶실험과정 및 결과◈ 실험 1 : 2X4 Decoder구성 사진 :- 2개의 입력과 4개의 출력을 가지는 2X4디코더 ... Decoder IC 74HC42를 사용하여 결손도를 바탕으로 브레드보드에 회로를 구성하였다.- 출력이 Active Low로 출력이 되므로 LED의 +극을 5V에 연결하고 극을 IC ... 에 연결하였다.- 도선을 서로 구분하기 쉽도록 양쪽 수직노드에 5V와 접지를 모두 연결하여 회로가독성을 향상시켰다.- LED의 수가 많아서 소자배치와 정리정돈에 힘써 구별하기 쉽

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 에서만 동작하는 순차 논리 회로이다. FSM의 출력과 다음 state는 현재 state와 출력에 의해서 결정된다.2)Mealy machine-밀리 머신은 클럭의 발생과 상관없이 출력이 즉시

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로 국제조기 회로 구현 보고서

Diagram① 전반적인 회로도 구성 전반적인 회로의 대략적인 모습은 위 그림과 같다. 우선 국의 종류 및 국의 양을 선택하는 부분이 있고, 국의 종류 ... 와 양을 선택하는 단계가 끝나면, 선택에 따라 특정한 Sequential Circuit의 회로를 돌게 된다.(국을 끓이는 동작에 관한 부분이다). 이 때 Sequential ... Circuit은 상태에 따라 Timer의 영향을 받는다. (불 조절에 관한 부분이다.) 국이 다 끓여지면(Timer의 상태), 국이 다 끓여졌음을 알리는 알람이 울린다.(전체 회로

리포트 | 34페이지 | 1,000원 | 등록일 2009.12.16

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험7 'Shift Register'

right register-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했 ... 을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과값이 같을 경우에는 실험진행시 회로를 올바르게 구성했다는 것 밖에 분석할 수 없는것같다.실험 ... 실험 7. 결과보고서실험목적-시프트 레지스터에 대한 동작과 원리를 이해한다.-n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험결과실험 1 - 6

리포트 | 9페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험1 'Basic Gates'

으로써 간단한 실험이지만, 앞으로 논리회로실험을 할 때 중요한 내용을 포함하는 실험이었다. 이번 실험에서 사용되었던 IC는 AND, OR, NOT 3종류 뿐이었지만, 이 3종류를 이용 ... 된 logic 회로에서의 Boolean equation과 De Morgan의 이론에 대하여 알아본다.- 2-input logic gate를 이용하여 3-input logic gate ... +(A’·B)’, Y=A+B, Z=(A’·B)’이고 진리표는 위와 같다.3. 실험에 대한 고찰이번실험은 논리값 1, 0을 인풋하여 다양한 gate를 거친 아웃풋을 확인하는 실험

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험1 'Basic Gates'

[예비보고서]1. 실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다- Boolean Eqs, De Morgan's law 이해2. 실험이론● logic ... gates (AND, OR, NOT, NAND, NOR, XOR)논리연산 수행- 논리 값Low(L) - logic value = 0- Physical value = 0VHigh ... -출처 : 네이버 지식백과●De Morgan의 법칙드 모르간의 법칙(De Morgan's laws)은 수리 논리학이나 집합론에서 논리곱(집합의 공통 부분), 논리합(집합의 모든 부분

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험7 'Shift Register'

실험7 예비보고서1.실험목적-시프트 레지스터에 대한 동작과 원리를 이해한다.-n-bit 시프트 레지스터를 직접 실험해보고 시프트되는 과정을 관찰한다.2.실험이론●시프트레지스터

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
디지털 논리 회로 maxplus 곱셈기 나누셈기 만들기(코드, 보고서)

8bit unsigned multiplier를 설계할 때 일단은 input 값과 multiplier 와 multiplicand를 각각 입력 받았습니다. multiplier 값은 경우는 한 칸씩 shift 되면서 맨 마지막 자리 수 가 1인지 0인지 구분해야 하는데 i..

리포트 | 13페이지 | 3,000원 | 등록일 2014.01.12

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 예비보고서

예 비 보 고 서5주차실험 4 : 부울대수의 간소화(2)-Verilog HDL code 이용1. 실험 목적- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다. ... - Verilog Hardware Description Language ( 하드웨어 기술 언어 )- 전자회로에 대한 구성과 설계, 동작 구현과 그 검증에 용도가 있다.- C언어와 비교

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... 는 2가 되는 것이다.이번 회로를 구성하기위해 XOR gate와AND gate를 사용하였다. 회로대로 IC칩을 사용해서 연결하면 쉽게 할 수 있는 실험이었다. 예비보고서에 제출 ... 와 OR gate한개로 이루어져 있다는 사실만 안다면 크게 어려움이 없었던 실험이다. 결과값 또한 예비보고서를 작성하면서 확인했던 이론값과 같았다. 결과는 LED를 이용하여 불이 켜

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험) 부울대수의 간소화(1) 결과보고서

결 과 보 고 서4주차실험 3 : 부울대수의 간소화(1)- Schematic 이용1. 실험 과정* 본 실험은 ① F = AB' + A'B'C, ② S = B'( A + C ... )을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라 .1) 간소화 전 부울식 F = A'BC + A'BC' + A'B'C2) 간소화 후 부울식 S = A' ( B + C

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 결과보고서

결 과 보 고 서5주차부울대수의 간소화(2) : Verilog HDL code1. 실험 과정* 본 실험은 f = ab' + a'b'c, s = b'( a + c ) 라는 두 개 ... 하다는 점이 있었고 , 그 결과 값은 두 식이 서로 같다는 결론이 나왔다 .2 . 실험 고찰1 . 아래의 회로도와 같은 결과 값이 나오는 부울 식을 완성하고 , Verilog HDL ... 로 변환하여 Quartus II 와 ModelSim을 참고해서 결과 값 확인1 ) 고찰 1 회로를 부울 식으로 고치시오.F = ( AㆍB' ) + ( A'ㆍB )2 ) 고찰 1

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
RAM에 관한 논리회로 실험 결과 보고서

▷ 2-BIT RAM2-BIT RAM 구성도스위치 조작에 상당한 주의가 필요한 것 같습니다.WRITEABREADBIT ABIT BABSENCE1SENCE0SENCE1SENCE01100X0.4534.890.4264.992101X3.970.0710.0714.96301X04..

리포트 | 3페이지 | 3,000원 | 등록일 2010.11.30

다운로드 장바구니
아주대학교 논리회로 HDL프로젝트 100점만점보고서 상세설명 + CODE포함

논리회로 VHDL Proj.2#. Project 개요VHDL 2nd Project는 Seven Segment Decoder를 VDHL로 구현하는 것이다.7 Segment

리포트 | 15페이지 | 2,500원 | 등록일 2016.07.09 | 수정일 2016.07.11

다운로드 장바구니
CONVERTER에 관한 논리회로 실험 결과 보고서

CONVERTER 회로의 OPAMP 출력에다가 741C 비교기를 연결하고, 또 가변저항을 연결한다. 그리고 D/A 출력전압값이 가변저항에 걸리는 전압보다 우세할 경우는 +15V를 가변

리포트 | 5페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
논리회로 실험 보고서 (RAM)

>< 3 >< 4 >=> 우리 조는 교과서에 있는 표는 보기도 어렵고 실험도 어려워 동영상에 있는 표를 이용하기로 하였다. 위의 시물결과와 같은 결과를 얻을 수 있었다. 마지막 ... 2-bit RAM의 동작 원리와 특성에 대해 조금이나마 알게 되었다.▶ 강호: 실험2는 64-bit RAM의 특성을 가진 IC 7489를 이용하여 회로를 만들고 데이터를 저장

리포트 | 2페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험6 '래치와 플립플롭'

실험6. 예비보고서실험목적-여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.-R-S Flip-Flop과 그의 변형형은 D F/F, J-K F/F를 구성해보 ... 소자로써, 클럭에 따라 입력이 출력에 반영된다.-플리플롭은 1개의 bit 정보를 기억할 수 있는 기억 회로로써, 외부신호가 인가되기전까지 원래 상태를 유지한다.-플리플롭의 종류

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니

이전10개 17 18 19 20 212223 24 25 26 다음10개

파워링크

신청하기