"논리회로보고서"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

실험12 멀티플렉서 ram 예비보고서 논리함수 fpga 프로젝트 기초 논리 회로 논리회로실험2 텀프로젝트 회로 vhdl 스탑워치

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로보고서" 검색결과 401-420 / 2,330건

아주대 논회실 논리회로실험 실험4 예비보고서

멀티플렉서가 있는데, 완전하게 결선된 회로 상태에서 원하는 데이터 입력 원을 선택하는 응용에 자주 사용된다. 보통 2n개의 입력선과 n개의 선택신호선 그리고 1개의 출력 선을 가지 ... 하는 회로가 된다. 일반적으로 1개의 입력선과 n개의 선택신호선 그리고2 ^{n}개의 출력 선을 가지며, 선택신호의 값에 따라 선택된 입력이 출력 선으로 내보내진다.멀티플렉서(2 ... input, 1 output)4x1 디멀티플렉서의 회로도Y=A BULLET S#``````````````+B BULLET bar{S}입력출력S1S0Y3Y2Y1Y0SY00000D0100

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
디지털논리회로 설계 프로젝트 보고서

디지털논리회로 설계 프로젝트 보고서프로젝트의 제목 : 디지털 시계 설계설계자(팀원 전체) 성명 :제출일 : 2008년 12월 20일국문요약 : 디지털 논리 회로 시간에 배웠 ... 던 논리 회로와 조합 회로에 대한 지식을 바탕으로 디지털시계를 Quartus Ⅱ를 이용해서 만들어 보았다. 주요 구성은 Clock Base, Time Setting, Am Pm 표시 ... asynchronous circuit. Each clock's units entered Each unit's Seven Segments.Ⅰ 설계와 관련된 이론적 배경·디지털 논리회로

리포트 | 9페이지 | 4,200원 | 등록일 2011.01.09

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

이 된다.)Full Adder (전가산기)논리게이트를 이용하여 2개의 비트 와 자리올림C _{i`n`} 을 더해 SumC _{out}을 표현하는 회로를 구성한다.반가산기 회로 2개 ... 에게 빌려준 1(전단계에서는 1+1에 해당) 고려한 두 비트의 뺄셈을 수행하는 논리회로를 구성한다.빌림수 입력을 취급하기 위해 변수 A,B에 추가로 C의 입력이 한 개 필요하다.반 ... _{out} 이용하는 방법과 5 - 4 이면 5 + (-4)로 바꿔서 덧셈과 같은 방식으로계산할 수 있다.Half ADDER (반가산기)논리게이트를 이용하여 2개의 비트(0 혹은 1

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

의 선택 입력단자로 구성된 회로로 선택입력 단자가 0이면 B를 출력 선택 입력 단자가 1이면 A를 출력한다.같은 방식으로 4개의 데이터 입력단자, 2개의 선택 입력단자로 회로를 구성 ... 하면 다음과 같다.이러한 방식으로 선택 입력 단자와 데이터 입력 단자를 늘리면 여러 가지 멀티플렉서를 구성할 수 있다.ⅱ) 디멀티플렉서 (Demultiplexer)- 데이터 분배 회로 ... 하는 조합 회로. 출력선의 선택은 선택 입력의 비트 조합에 의해 결정된다.- 일반적으로 1개의 입력선과 n개의 선택신호선 그리고 2n개의 출력선을 가지며, 선택신호의 값에 따라 선택

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

에 의해 미리 정의되어 있는 셀들로 구성되어 있다. 표준 IC와 ASIC에 각각의 래치와 플립플롭의 셀을 독자적인 논리 게이트나 귀환 루프를 사용하여 귀환 순서 회로롤 설계 ... 할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 ... 1. 실험목적여러 종류의 filp-flop을 구성하고 그 동작 특성을 알아본다.2. 실험이론래치와 플립플롭은 대부분의 순차 회로를 구성하는 기본적인 블록이다. 래치와 플립플롭

리포트 | 13페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험8 예비보고서

)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해2. 실험이론카운터카운터라는 이름은 그림과 같이 상태도가 하나의 사이클을 포함하는모든 클럭드 순차 회로에 일반적으로 사용된다. 카운터 ... 하다. 출력은 EN이 유효할 때, 그리고 유효할 때에만 T의 상승 에지에서 토글한다. EN 입력에 연결된 조합 논리가 T의 상승 에지마다 어떤 플립플롭이 토글할지를 결정한다.첫 번째 그림 ... 한다. 이진 리플 카운터와 마찬가지로 동기 n비트 이진 카운터는 비트당 고정된 크기의 논리(인에이블이 있는 T 플립플롭과 2입력 AND 게이트)로 구현할 수 있다.첫 번째 그림의 카운터

리포트 | 9페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험10 예비보고서

1. 실험목적D/A와 A/D 변환기(converters)회로의 구성과 동작 원리에 대해 이해하고, 응용 능력을 키운다.-DAC : digital 신호를 analog 신호로 변환 ... 도에서 나타내고 있는 바와 같이 변환기는 저항회로망(resistornetwork)과 가산증폭기(summing amplifier)로 분류된다. 저항회로망은1, 2, 4, 8의 입력 ... 는다. 출력은 1개인데, 기호의 우측에 나타낸다. 두 번째에 전형적인 Op-Amp회로를 나타내고 있으며, 이 회로에 있어서, 비반전입력이 접지되어 있다. 2개의 저항R _{f},R

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
논리회로실험) 가산기 및 감산기 예비보고서

예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. 기본 ... 되는 부울 대수의 값이 입력 값에 의해서 정해지는 조합논리 회로이다. 사칙연산을 수행함에 있어서 가산기는 더해짐의 원리를 가지고 있는데, 일반 입, 출력에서의 값을 덧셈하고, 곱셈 ... 변수를 XOR 그리고 AND 게이트 두 개를 사용하여 사용한다. 이를 통해 합과 캐리를 산출하는 조합 논리 회로이다. Input에는 x와 y 두 개를 이용하고, 그에 따른

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
아주대학교 논리회로실험 실험5 예비보고서

화된 출력으로 변환하는 다중 입력, 다중 출력 논리회로이며 입력과 출력코드는 서로 다르다. 입력 코드는 일반적으로 출력 코드보다 작은 비트수를 가지며, 입력 코드 워드(code ... 에서 실험할 디코더는 가장 보편적인 디코더로 회로는 n-to-2 ^{n} 디코더 혹은 이진 디코더(binary decoder)이다. 이러한 디코더는 n비트 2진 입력 코드와 1-out ... , 74HC04를 이용하여 2x4 Decoder 회로를 구성하고 Truth Table과 입출력을 비교해본다.InputOutputSW4SW3SW2SW1Y0Y1Y2Y3Y4Y5Y6Y7Y8Y

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험8 'Counter'

실험 8. 예비보고서.실험목적-카운터의 동작원리와 특성에 대해 이해한다.-2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다.-비동기식 카운터와 동기식 카운터

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
디지털 공학 순서논리회로 플립플롭 예비보고서

순서논리회로 I : 플립플롭1. 목적순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK 주종 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고 전반적인 이해를 도모 ... 하도록 한다.2. 이론입력 신호의 순서에 따라서 동작 및 출력이 달라지는 순서논리회로에 관해서 실험하고자 한다. 순서논리회로를 구성하는 기본소자는 플립플롭이다. 플립플롭은 쌍안정 멀티 ... )에 도시한다.(3) 7400NAND 게이트를 이용하여 회로 (C)를 구성하고 데이터 스위치로 S, R, CLK의 논리상태를 표2와 같이 변화시키면서 오실로스코프로 Q와 Q의 논리

리포트 | 2페이지 | 1,000원 | 등록일 2013.03.29

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험9 'RAM'

실험9 결과보고서.실험목적-반도체 메모리의 기본적인 동작 원리를 알아보고 64비트 기억소자의 동작을 실험을 통해 확인한다.-실험을 통해 RAM을 소자를 이용하여 구성해보고 또한 ... 던 값과는 전혀 다른 쓰레기값이 나오는 것을 확인하여 휘발성이라는 것을 확인했다.●예비보고서의 예상결과값과 비교분석실험 2.ME(pin2)WE(pin3)동작Condition of ... 었고 다른 방법으로 대체 하였다.-예비보고서에서 예상한값과 결과값이 일치하였다.3.실험에 대한 고찰-이번 실험시간에서는 8,9과와 같이 진행하였고, 또한 몇몇 학생들이 다른과목 시험

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험8 'Counter'

이 존재했다.●예비보고서의 SPICE의 결과와 비교분석실험1 2단2진 카운터(비동기식)회로결과실험2 3진 카운터(동기식)-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값 ... 이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과 ... 실험 8. 결과보고서.실험목적-카운터의 동작원리와 특성에 대해 이해한다.-2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다.-비동기식 카운터와 동기식 카운터

리포트 | 2페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
논리회로실험) 부울대수의 간소화 예비보고서

을 이해한다.2. 기본 실험 이론* 부울대수란 ??- 부울대수란 컴퓨터 회로설계에 있어 회로에서 사용하는 기본 기호 (AND, OR, NOT 등의 논리연산자)를 사용하여 대수 ... 적으로 표현 할 수 있도록 취급하는 것이다. 부울대수는 디지털 논리 설계에서는 필수적으로 사용되는 지식이다. 디지털 논리에서는 원하는 함수를 가진 회로를 정확하게 실행할 수 있 ... 하여 AND, OR, NOT 와 같은 기본적인 논리 회로 Gate를 사용하여 회로를 설계하는 방법이다. HDL 과정( 회로에 대한 구성 , 동작을 기술 )을 거치지 않고 , 설계

리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험 결과보고서11 D/A & A/D converter (DAC & ADC)

그림은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다.? Part 1 ... 한다.(d-1) 68KΩ을 병렬로 연결한 경우(d-2) 68KΩ을 제거한 경우(d-2)Part 2. ADC(a) Part 1의 회로 출력에 위의 비교기를 추가한다.(b) 주파수 발생기 ... /A와 A/D 변환기 회로의 구성과 동작 원리에 대해 이해하는 것이었다. 74HC90, 74HC04, 74HC05를 이용하여 D/A와 A/D 변환기 회로를 구성해보았고, 각 IC칩

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험9 'RAM'

실험 9. 예비보고서실험목적-반도체 메모리의 기본적인 동작 원리를 알아보고 64비트 기억소자의 동작을 실험을 통해 확인한다.-실험을 통해 RAM을 소자를 이용하여 구성해보고 또한 ... 으로써 이루어짐1bit RAM 논리도/진리표블록도3.실험방법.2-bit RAM (그림 3)스위치 초기화1) 적당한 선택 스위치(WRITE SELECT A-In0 or WRITE SELECT

리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
아주대 논리회로실험 Multiplexer & Demultiplexer 결과보고서

논리회로실험 결과보고서실험4. Multiplexer & Demultiplexer실험 1) MultiplexerEnable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC ... 하는 실험이었고, 회로를 구성하는 것과 결과값을 얻어내는데 크게 어려움이 없었다. 물론 예비보고서를 작성하면서 너무 어려움이 많았다. 먹스와 디먹스에 대해 공부하는 것이 너무 어려웠 ... 04를 이용하여 위의 회로를 구성실험 1 결과값INPUTOUTPUTES1S0D3D2D1D0Y1XXXXXX00011100

리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이 ... . Introduction기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 최종보고서

논리회로T e r m P r o j e c t수강번호1324목차1. 설계 목적2. 설계 조건3 설계 내용 및 방향4. 구체적인 설계 내용5. 회로도 및 시뮬레이션6. 사용된 소자 ... 7. 결과 및 토의1. 설계 목적논리 회로 시간에 배운 것들을 토대로 다음 설계 조건을 만족하는 회로를 설계 해 보자.2. 설계 조건Input : at least 3Output ... 는 디지털시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 그림 14-1

리포트 | 13페이지 | 2,500원 | 등록일 2013.02.06

다운로드 장바구니
3대8 디코더 설계 및 검증 논리회로 및 실습 보고서

MyCAD 실습- 3대8 디코더 설계 및 검증 -1. (1) 아래 회로의 부울식을 구하고 이를 토대로 진리표를 작성하라.Y? = A′B′C′Y₁= A′B′CY₂= A′BC′Y₃ ... *************00010001000000110001000010000001000101000001001100000001011100000001(2) MyCAD를 이용하여 설계하고 검증하라.MyCAD로 설계한 회로도 구조

리포트 | 5페이지 | 1,000원 | 등록일 2014.11.08

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기