"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 4bitfulladder 신호등 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 401-420 / 485건

디코더 인코더 결과보고서

에서 그에 대응하는 1개의 출력선을 선택해 주는 조합 논리 회로디코더는 2진 코드 형태의 입력을 받아들여 우리가 일상적으로 사용하는 10진수 등의 형태로 변환하여 출력해주는 장치를 말 ... 하는 BCD to 10진 디코더의 블록도, 진리표, 논리회로는 다음과 같다.Decimal DigitBCD CodeLogicFunctionD C B A00 0 0 0DCBA10 0 0 1 ... 되면 그에 해당하는 2진수가 출력되는 조합 논리 회로인코더는 우리가 일상적으로 사용하는 10진수 등을 입력으로 받아들여 2진 코드의 형태로 변환하여 출력해주는 장치를 말하며 ‘부호

리포트 | 26페이지 | 1,500원 | 등록일 2009.05.25

다운로드 장바구니
반가산기 및 전가산기 결과 보고서

; H.A)1.1.2 전가산기(full-adder ; F.A)1.2 가산기의 특징 (논리기호)1.2.1 반가산기(half-adder ; H.A)1.2.2 전가산기(full-adder ... ; F.A)1.3 가산기의 동작원리 (진리표)1.3.1 반가산기(half-adder ; H.A)1.3.2 전가산기(full-adder ; F.A)1.4 구동방식 (VHDL)1.4 ... 를 얻는 회로를 반가산기 라고 하며, 진리값표에서 보는 바와 같이 자리올림수 C는 A와 B가 모두 1일때만 1이되고 나머지 세 경우는 0이 된다. 또한 합 S는 A나 B중에 하나

리포트 | 15페이지 | 1,500원 | 등록일 2009.05.03

다운로드 장바구니
VHDL. 기본 논리게이트 설계하기

고 사용할 수 있어야 한다.3. Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. 회로 전체가 entity이고 ... /FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다. 이번 실험에서는 AND, OR, XOR 기본 논리게이트를 설계 ... , 그 내부 회로를 architecture로 비유할 수 있다. 따라서 모든 입력 신호와 출력신호를 entity 안에 기술해야 한다. architecture에는 각 기능의 내부연산

리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18

다운로드 장바구니
멀티플렉서(MUX)와 비교기(Comparator)설계

하여 출력단과 연결하는 역할을 한다.S0S1F00I001I110I211I3S1I0I1I2I3FS04X1 MUX4X1 MUX 회로도4X1 MUX 구성4X1 MUX 진리표2. 관련 기술 및 ... 이론(2) 비교기(Comparator) · 두 입력이 서로 같은지 또는 다른지를 비교(Compare)하여 알려주는 회로. · 1-bit 비교기는 두 입력이 같으면 '1'을 출력 ... 하고, 다르면 '0'을 출력하는 회로. · 1-bit 비교기에서는 단순히 입력값이 같은지 다른지만 판단해서 출력했다면 bit수를 좀 더 늘려 4-bit 비교기에서는 같은 값 뿐

리포트 | 13페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
[디지털논리회로] StopWatch verilog로 설계하기

[디지털논리회로실험 기말프로젝트]Stopwatch VHDL로 만들기(due date:)1. Verilog HDL 소스 및 주석module StopWatch(led1, led2

리포트 | 8페이지 | 2,000원 | 등록일 2008.12.07

다운로드 장바구니
VHDL코드를 이용한 spartan-3 보드구현(spartan 보드 사용법)

로부터 논리 회로도를 추출하는 과정이다. 그러면 여러 단계를 거치는 시뮬레이션을 살펴보면 다음과 같다.요즘에는 VHDL 시뮬레이터가 너무 많기 때문에 특정 툴에 기반을 두고 설명 ... 을 맞추고, Xilinx ISE 9.2i프로그램을 사용하여 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습 ... 의 전체적인 흐름을 파악하도록 한다. 즉, VHDL코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인 관점을 시뮬레이션 하기위한

리포트 | 29페이지 | 3,000원 | 등록일 2008.06.01

다운로드 장바구니
논리설계실험 chap02 가산기설계

Introduction단일 논리게이트 조합으로 이루어진 복합 회로(감/가산기)를 설계해본다.- XOR, AND, OR 게이트 이용- 감산기, 가산기 등의 산술 연산기 설계 ... Project 생성- Top-level Modual Type 지정- Component를 위한 New Source 생성( VHDL Modual - File name : "fulladder

리포트 | 8페이지 | 1,000원 | 등록일 2008.10.26

다운로드 장바구니
[VHDL] 클럭 입력을 갖는 D 플립플롭(D-FF)

의 동작은 매우 간단하다. Q는 PGT(상승천이)의 CLK 입력이 발생하였을 때, D 입력의 상태와 같은 값을 출력한다. 다시 말해서, PGT가 발생하는 순간의 D 논리 값이 플립 ... ) D 플립플롭의 기호3) D 플립플롭의 진리표DCLK( PGT )Q0↑01↑12. VHDL Source3. 시뮬레이션 결과

리포트 | 3페이지 | 1,000원 | 등록일 2008.12.02

다운로드 장바구니
감산기예비보고서

)1.1.2 전감산기(full subtracter ; F.S)1.2 가산기의 특징 (논리기호)1.2.1 반감산기(half-subtracter ; H.S)1.2.2 전감산기(full ... .S)1.4 구동방식 (VHDL)1.4.1 반감산기(half-subtracter ; H.S)1.4.2 전감산기(full subtracter ; F.S)2. 실험내용 및 결과0.0 ... ubtracter ; H.S)한 자리인 2진수를 뺄셈하여 차 (difference)와 빌림수(borrow)를 구하는 회로한 자리의 2진수를 뺄셈하는 형태를 네 가지 조합이 발생한다. 입력

리포트 | 23페이지 | 1,000원 | 등록일 2009.05.03

다운로드 장바구니
임베디드 프로세서와 arm

ynthesizable core 형태 chip 은 반도체 회사 또는 SoC 제조사에서 공급 ARM core 와 주변장치를 부가 저전력 설계 기술 사용 VHDL 을 사용하는 일반적인 ... CPU 설계와는 달리 회로를 그려가면서 설계 (?) 32bit RISC 프로세서 Big/Little Endian 모드 지원ARM architecture 32bit RISC 프로세서 ... 된 프로세서 핵심 부분 ARM 프로세서 종류 ARM7TDMI, ARM9TDMI ARM9E, ARM10E ARM11용어 정리 레지스터 , 캐시 산술논리연산장치 (ALU) 제어장치

리포트 | 19페이지 | 2,000원 | 등록일 2010.01.19

다운로드 장바구니
verilog 4bit alu

101xG=A?BXOR111xG=NOT(1의보수)○설계 회로와 구현한 프로그램 소스(verilog HDL or VHDL codes)module arth(A,B,S0,S1,X,Y ... 컴퓨터 응용설계4bit ALU○문제 정의를 위한 명세(specification) 및 설계 범위4bit의 8가지 산술과 4가지 논리 연산을하는 ALU.-> A,B 4bit를 각각 ... 입력받고 S1,S2,Cin을 입력받는다.M이 1이라면 산술연산을 하는데 S1,S2,Cin의 3bit에따라 8개 중 하나의 연산의 종류가 결정되고 M이 0이라면 논리연산을 하는데 S

리포트 | 5페이지 | 1,000원 | 등록일 2009.12.23

다운로드 장바구니
State Machine (Moore Model & Mealy Model) VHDL

Microprocessor 설계레포트 . State Machine (Moore Model & Mealy Model)◆ State Machine- Combinational System은 시간과 상관없이 현재 들어오는 input에만 관여하는 시스템이라면 Sequential..

리포트 | 3페이지 | 1,000원 | 등록일 2008.12.26

다운로드 장바구니
7세그멘트

(behavioral level)에서 VHDL로 구현하면 간단한 입출력의 기술만으로도 같은 동작을 구현할 수 있다. 왜냐하면 논리 합성과정을 통해서 CAD도구가 자동으로 게이트 수준으로 바꾸어 주기 때문이다. ... 7-Segment디지털회로에서 숫자를 표시하기 위하여 가장 많이 사용하는 소자이다.이름에서 알 수 있듯이 7개의 LED(Light Emitting Diode)를 이용하여 왼 쪽 ... 다. 7개의 LED의 어떤 극을 공통으로 놓느냐에 따라 종류를 나눌 수 있다. 아래 그림에서 (a),(b)는 각각 공통 양극, 공통 음극 7-Segment 내부 회로이다.또한 이런 7

리포트 | 2페이지 | 1,000원 | 등록일 2008.04.25

다운로드 장바구니
[디지털] VHDL 강좌8

우리는 제일 먼저 논리 회로에서 and, or, not 게이트를 먼저 배우고 그 다음에 nand, nor 게이트를 배우게 됩니다. and, or의 기능을 가지면 nand와 nor ... pcakageing cost) 문제가 있습니다. 그 문제가 인해 회로 면적이 작게 차지하는 DFF을 이용하는 것입니다. 그래서 VHDL 코딩을 하면 컴파일을 하고 synthesis ... Inputs Combinational Outputscircuit Memoryelements순서논리회로의 블럭선도조합회로는 임의의 시간에서 출력이 이전의 입력에는 관계없이 현재의 입력조합

리포트 | 13페이지 | 1,000원 | 등록일 2001.11.11

다운로드 장바구니
GS칼텍스 (대졸신입) 합격 자소서입니다.

있어 실력을 쌓았습니다.지금까지 해오던 방식에서 벗어나 새로운 관점에서 일을 추진했던 경험에 대해서 작성해주십시오. 800자프로젝트 및 문제해결논리회로설계 프로젝트에서 VHDL ... 을 사용한 전자시계 반도체를 설계, 소프트웨어개론 프로젝트에서는 C language과 자료구조를 사용한 미로 찾기 프로그램, 전자회로 증폭기 설계, 전동기 제어 등 모두 문제만 해결 ... 의 분석적이고 논리적인 사고, 문제 해결에 대한 통찰력은 어디서 쉽게 습득할 수 있는 능력이 아닙니다.TEAMWORK축구를 좋아하는 저는 팀웍의 중요성을 압니다. 그리고 친구가 많

자기소개서 | 4페이지 | 3,000원 | 등록일 2012.09.17

다운로드 장바구니
회로이론 - FPGA 조사

. 초기 설계 입력 (initial design entry)초기 입력은 schematic capture tool을 사용하여 논리 회로를 입력한다. 이것은 회로 블록을 연결하기 위한 ... 하지 않고 변환 툴을 사용하여 설계입력 데이터를 그대로 사용할 수가 있다.3. 논리 최적화 (logic optimization)설계된 회로를 FPGA로 구현하기 위해서는 FPGA ... 의 한정된 게이트 자원을 최대로 사용하기 위하여 논리 최적화단계는 필수적이다. 논리 최적화는 설계된 회로와 등가이면서 최소의 논리게이트를 사용하거나 또는 게이트 수는 많이 사용하더라도있다.

리포트 | 12페이지 | 2,000원 | 등록일 2009.03.25 | 수정일 2019.04.12

다운로드 장바구니
대우증권 (대졸신입) 합격 자소서입니다.

생각합니다. 어떠한 상황에서도 냉정하게 상황을 분석하고 실천하는 문제해결을 좋아하며 그 과정에서 나오는 창의를 좋아합니다. 전공 공부 중 논리회로설계 프로젝트에서 VHDL을 사용 ... 한 전자시계 반도체를 설계, 소프트웨어개론 프로젝트에서는 C language과 자료구조를 사용한 미로 찾기 프로그램, 전자회로 증폭기 설계, 전동기 제어 등 모두 문제해결을 위한

자기소개서 | 5페이지 | 3,000원 | 등록일 2012.09.17

다운로드 장바구니
VHDL를 이용한 디지털 시계

과 목 : 논리회로설계실험과 제 명 : 디지털 시계담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 21 ... 제 적용- Pin Mapping주어진 table를 이용하여 VHDL에서User Constraints >> Assign Package Pins에 pin 값을 입력해준다.- Describe ... _DP : out STD_LOGIC);end digital_clock;( VHDL Modual - File name : "digital_clock " 로 지정 )- entity문

리포트 | 19페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
영문자를 나타내는 7-segment 디코더

0 1 1◆ VHDL 코드------------------------------------------------------------------------------- Entity

리포트 | 4페이지 | 2,000원 | 등록일 2007.12.01

다운로드 장바구니
[임베디드]VHDL 기본 실습-표현방식, 객체, 연산자

, 연산자)작성자 : 조 학번 : 2000154002 이름 : 강동우1.1 실습 목적① VHDL의 기초 문법들을 배우고, VHDL을 이용한 디지털 논리회로의 기본적인 설계방식 ... 실습 1 : VHDL 기본 실습 I(표현방식, 객체, 연산자)■ 실습결과보고서실습일자 : 2006 년 3 월 14 일 화 요일실습제목 : VHDL 기본 실습 I(표현방식, 객체 ... 을 배운다.② VHDL의 표현방식에 대하여 이해한다.③ VHDL의 객체에 대하여 이해한다.④ VHDL의 연산자에 대하여 이해한다.1.2 실습에 앞서 습득해야 할 사전 지식① MAX

리포트 | 14페이지 | 1,000원 | 등록일 2006.03.30

다운로드 장바구니

이전10개 16 17 18 19 202122 23 24 25 다음10개

파워링크

신청하기