"논리회로 vhdl"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl 8bit alu fpga 프로젝트 fsm 보고서 4bitfulladder 신호등 회로

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 vhdl" 검색결과 241-260 / 485건

FPGA 트레이닝키트 사용 (결과보고서)

gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 요소는 AND, OR, XOR ... , NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식 ... 으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자

리포트 | 8페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
VHDL and, or xor 등 모든 게이트 (소스코드+ 결과 첨부)

? VHDL과 결과 비교1. and gateand gate VHDL 구문 and gate 결과2. nand gatenand gate VHDL 구문 nand gate 결과3 ... . nor gatenor gate VHDL 구문 nor gate 결과4. not gatenot gate VHDL 구문 not gate 결과5. or gateor gate VHDL 구문 ... or gate 결과6. xor gatexor gate VHDL 구문 xor gate 결과7. xnor gatexnor gate VHDL 구문 xnor gate 결과실험결과)VHDL

리포트 | 3페이지 | 1,500원 | 등록일 2014.12.11

다운로드 장바구니
VHDL에 관하여

이 필요하게 된다. 이를 합성 작업이라고 한다.즉 작성한 코딩을 논리적으로 합성시키는 VHDL 툴은 VHDL로 프로그램된 논리 기능을 실제 게이트 회로로 변환하는 역할을 한다. 이러 ... 의 동작을 묘사할 수 있게끔 설계된 하드웨어적 측면의 프로그래밍 언어라 할 수 있다. 이러한 VHDL은 회로의 연결 정보를 포함 할 뿐만 아니라 기존의 C 언어와 같은 프로그래밍 ... 한 논리합성에 의해 생 성된 출력 결과물은 만들고자 하는 ASIC의 네트리스트(netlist)가 된다. 네트리스 트란 단순히 회로 부품의 접속관계를 텍스트 형태로 표현한 것을 말

리포트 | 8페이지 | 1,000원 | 등록일 2013.01.24

다운로드 장바구니
[디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계

이다. 이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. '논리회로설계실험' 시간에 HDL을 사용 ... 이번 실습에서는 4개의 flip-flop이 연결된 '4-bit Right Shift Register'를 설계한다. 이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있

리포트 | 11페이지 | 2,000원 | 등록일 2014.05.07

다운로드 장바구니
Elevator 설계

과 목 명 : 응용논리회로설계교 수 님 : 조 용 범 교수님학??? 과 : 전자정보통신공학과학 번 :학 년 : 3 학 년성??? 명 :제출일자 : 2005. 11. 29E l e ... v a t o rE l e v a t o r? VHDL source codinglibrary ieee;use ieee.std_logic_1164.all;use ieee.std

리포트 | 17페이지 | 10,000원 | 등록일 2009.05.27

다운로드 장바구니
논리회로실험 2014 FSM

ounter를 VHDL로 설계한다.2. Background1) Finite State machine일정한 천이 가능한 상태 내에서만 동작하는 순차 논리 회로로서 FSM의 출력과 다음 상태 ... ounter 상태도3. Sources & Results1) VHDL sourceBinary/Gray counterlibrary IEEE;use IEEE.STD_LOGIC_1164

리포트 | 9페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
서강대학교 디지털논리회로실험 3주차결과

디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태 ... 기계라고도 한다. 이 기계는 공(空)계열의 입력에 대하여 반드시 공계열이 아닌 기호를 출력한다. 순서 회로의 경우, 그림에 표시한 바와 같이 현재의 출력이 현재의 입력에 의하지 않

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로실험-2014-Multiplex

하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보 ... 가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종 ... 은 [ 표 2 ]와 같이 설계하였다.3. Sources & Results1) VHDL source---------------ㅡcomponent-------------library

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
Vhdl을 이용한 8x1 MUX 설계

므로 port map 명령어를 사용하여 각각의 2x1 MUX의 입?출력 동작을 8x1 MUX에 matching 시킨다.testbench 소스파일을 통해 설계한 논리회로가 정상적으로 동작 ... - Target Device:-- Tool versions:-- Description:---- VHDL Test Bench Created by ISE for module: mux8--

리포트 | 6페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101 ... . Introduction가산기와 감산기의 흐름을 이해하고 가산기와 감산기의 순차적 구성을 이해해서 어떻게 하면 더 효과적으로, 더 빠르게 계산을 할 수 있는지 생각해본다. VHDL의 특성상 2비트 ... 가 제대로 되었는지 확인해본다.2. Design(1)어떠한 회로를 설계할 것인가-4bit Carry Lookahead Adder1)우리가 오늘 설계할 가산기이다. 크게 세 가지

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로]자판기 구현

의 컴포넌트 결합 - 전체 회로 구성 4. 완성된 전체 회로를 대상으로 시뮬레이션 실시 * Scope VHDL과 같은 language를 이용한 개발 방법은 사용하지 않음 - 대신 ... 입력이 있을 수도 있다.Simulation Result 1Simulation Result 2References[영한출판사] 디지털 논리회로 응용 및 설계 [University OF ... 에 배운 내용들을 직접 실습을 수행 함으로서 더욱 명확히 회로의 동작 원리를 이해할 수 있었다. 비교적 간단한 회로이고, VHDL이라는 좋은 일종의 툴을 사용하는 것도 좋지만 직접 회로

리포트 | 19페이지 | 3,500원 | 등록일 2005.04.18 | 수정일 2017.10.24

다운로드 장바구니
Traffic Control Signal 제작 (VHDL) - 신호등 제작

가 있는 상황이라면 cycle에 무관하게 계속 녹색등이 한 쪽에게만 켜지게 된다.◆ VHDL Code-- ::: micro_08.vhd ::: 메인 entity 파일- state

리포트 | 5페이지 | 1,000원 | 등록일 2008.12.26

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
Traffic Light Controller

시킨다.▶ HBE-ComboⅡ보드에서 동작상태를 확인하여Simulation 결과와 동작상태를 비교 분석한다.▶ VHDL과 COMBO를 통하여 디지털 논리 회로 설계에 대해 공부한다.1.2 ... 를 분석?이해, 수정하는 과정을 통해VHDL 언어를 이해한다.▶ Quartus II 사용을 통해 설계 능력과 Test Bench를 사용을 통해Simulation 능력을 향상 ... : architecture body 내의 회로의 동작을 기술한 문장으로 순차적으로 수행되는데, process문이 여러개인 경우 process 문들은 기술된 문장 순서대로 동작 되

리포트 | 16페이지 | 5,000원 | 등록일 2012.03.11

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표카운터, 클럭 분주기의 동작 원리를 이해하고 이를 이용하여 1Hz 8비트 존슨 카운터와 링 카운터 ... 의 LED 8개의 점등 여부를 결정하며 논리값이 ‘0’인 경우에 소등, ‘1’인 경우에 점등된다. 위의 과정을 토대로 존슨 카운터의 동작 소스는 다음과 같이 작성할 수 있다.따라서 오른 ... 의 소스코드를 분석해 보면 동작적 모델링 VHDL 표현방식을 사용하여 설계 하였다. 우선 존슨 카운터의 분주기를 설정하는 코드를 분석해 보겠다. 클록(CLK)이 COUNT의 숫자

리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 9담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 6 / 31 ... . IntroductionVHDL의 순차 논리 회로 설계에서 KIT의 출력방식 중 하나인 LCD display에 대해서 이론적으로 공부해보고 이를 KIT에 올려서 실습해보는 실험이다. LCD는 5*8 ... 를 해 보도록 한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)LCD ModuleLCD Module은 디스플레이 장치의 하나로 간편하면서 손쉽게 쓸 수 있는 표시 장치이

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기